摘要：分析了機載擴跳頻體制電臺的測試需求，利用公共技術平臺與開放式軟件結構、高性能硬件系統與Matlab／Simulink組成一體的集成開發(fā)環(huán)境，采用高速DAC／ADc、DSP／FPGA、寬帶多模式頻率合成器、數字IF處理、總線等技術，實現擴跳頻信號的產生，滿足機載擴跳頻體制電臺接收機性能指標的測試需求。研制過程中，解決了DSP／FPGA及實時數字信號處理、寬帶多模式頻率合成、模塊化體系結構設計等問題。
關鍵詞：擴頻通信；頻率合成；檢測系統

O 引言
    根據戰(zhàn)術通信需要，機載通信電臺普遍采用擴頻和跳頻技術，在完成常規(guī)通信的基礎上，完成擴頻和跳頻的保密通信，隨著數據鏈裝備的配備，電臺和通信端機將向寬帶、數字調制、擴跳混合擴頻、高速跳頻、軟件化、自組織網絡方向發(fā)展。
    目前市場上提供的無線電綜合測試設備、信號產生儀器僅完成機載通信電臺常規(guī)性能的測試，例如測試AM和FM調制方式下的功率、調制度、靈敏度、靜噪靈敏度、選擇性、音頻電壓等，對擴跳頻參數，如：直接序列擴頻(DS)方式的載波調制方式、話音數碼率、擴譜主瓣帶寬、接收機靈敏度、發(fā)射機功率、DS抗干擾容限、直接序列擴頻加跳頻(DS+FH)方式的調制方式、跳頻頻段、跳頻帶寬、跳頻最小間隔、跳頻速率、系統組網數、電臺入網要求、話音數碼率、接收機靈敏度、發(fā)射機功率、DS+FH抗干擾容限等沒有專用的測試儀器，特別是對DS、FH、
DS／FH工作模式下的接收機的性能指標的測試由于擴跳頻電臺的專用性的特殊要求，目前無貨架產品，因此需要開發(fā)與擴跳頻體制電臺配套的擴跳頻信號產生器。

1 設計思想
1．1 需求分析
    (1)UHF頻段(超短波)。頻率范圍：1 08．000～399．975MHz；信道間隔、信道數：可以預置；頻率準確度：1ppm；電平范圍：-30～-110dBm；調頻圖案：內部產生、外部輸入；DS擴頻碼型：m、M、Gold；話音數碼率：32kb／s．
    (2)VHF頻段(短波)。頻率范圍：2．0OO0～29．9999MHz；信道間隔、信道數：可以預置；頻率準確度：1ppm；頻率穩(wěn)定度：0．5ppm／d；電平范圍：-10～-110dBm；電平調整步進：1dB；調制方式／工作模式：CW、DSB-AM、LSB-AM、USB-AM、FH；
    (3)通信控制接口與協議。接口：DB25F；通信數據格式：RS-232。
1．2 設計思路
    綜合化程度高：適應多種類型、型號的航空電子設備的接口信號環(huán)境，產生各型擴跳頻電臺接收機測試需要的擴跳頻參數；結構靈活、開放性好：針對不同的運用需求，采用相應的硬件／軟件組合，節(jié)約系統成本，使系統可重構、可移植；智能化程度高、控制靈活：硬件系統提供主機程序開發(fā)API，方便用戶對平臺處理器進行編程配置和與硬件平臺進行數據交換、控制；使用方便、便攜性好。
    擴跳頻信號產生器實現以下功能：合成VHF／UHF各種制式發(fā)射信號；VHF、UHF可以同時工作；具備高速跳頻功能；具備基帶信號處理能力；標準的接口控制功能、數據處理功能；具有狀態(tài)報告與自檢功能；顯示狀態(tài)、參數功能；軟件具備可重置、可移植功能。

2 檢測系統設計
2．1 基本組成
    硬件平臺選用CPCI作為系統內部總線，組成具有很大的靈活性，可根據不同的測試對象進行重構，系統組成如圖1所示。

[!--empirenews.page--]

3 工作原理
    (1)寬帶高速跳頻頻率合成器。其組成如圖2所示。采用DDS+PLL、乒乓方案：DDS作為基準信號發(fā)生器，保證輸出RF信號的間隔，PLL采用低噪聲IC PE3236。兩個寬帶快速跳頻頻率合成環(huán)實現收發(fā)的快速跳頻，提供960～1260MHz、信道問隔l／2MHz的L01；采用小信道間隔F-N環(huán)：提供第二個窄帶L02，中心頻率860MHz，頻率變化范圍±lMHz(2MHz)，信道間隔25kHz、12．5kHz、8．33kHz、6．25kHz、5kHz、100Hz可選；頻率合成器同時提供3個救生頻率源。

    (2)通用矢量調制器。其包括了波表合成、增益控制、DUC、限幅器、DAC、BPF等。為防止信號在內插濾波器或正交混頻中出現溢出、飽和現象，在波表合成和DUC之間增加了增益控制環(huán)節(jié)。此外為了適應不同速率的基帶信號，調制器中的內插濾波器(I1、I2)是編程可控的，輸
出DAC I／Q信號直接送RF矢量調制電路完成IF調制，同時可以實現AM、FM、單邊帶、雙邊帶等調制。
    (3)通用擴頻器。擴頻碼采用m、M序列、Gold等碼，也可由外部輸入，方便系統聯試。
    (4)短波數字中頻DIF。傳統的VHF短波發(fā)射信號合成一般將各種用戶信息經變換后通過低速話音接口送入模擬SSB調制器，經過上變頻(內部提供多段頻率合成器)、濾波、放大發(fā)射。根據目前技術狀態(tài)和頻率較低(2～30MHz)，采用數字化的開放性結構，運用ADC／DAC、DSP／FP-GA、DDS等技術實現短波數字中頻DIF，實現方案如圖3所示。VHF頻段的調制主要為AM、FM、BPSK、FSK，由DDS AD9852完成。

[!--empirenews.page--]
    (5)信號處理與控制。完成數據的輸入輸出處理，實現系統資源的分配與處理，達到協調控制各單元的目的；實現對RF電路的控制，包括對“寬帶多模式合成器”跳頻頻率合成器控制、功率、圖案、開關、及“DIF”模塊的相應控制；完成各種數據的預處理，包括基帶信號處理、編碼、可能的加密、同步、跳頻圖案的產生、算法計算、參數優(yōu)化等；完成本身資源的配置、下載、管理、狀態(tài)檢測。
    (6)設備控制模塊。完成對外實現通信、命令的解釋、分析；參數的初步處理與分配；協調控制各單元、模塊間的數據交換；用戶接口、鍵盤、顯示控制，檢測狀態(tài)并上報；合成兩路AF信號，提供給DIF部分和寬帶多模式合成模塊；完成對VHF、UHF頻段的輸出功率獨立控制。

4 構建測試系統關鍵技術問題
4．1 DSP／FPGA及實時數字信號處理技術
    在系統中，信號的處理采用高速DSP／FPGA來完成。DSP實時處理技術可以完成各種控制流程、模式的轉換與各種編碼譯碼／調制解調算法。采用多DSP結構構成的并行處理，使多種實時信號處理與各單元工作同步協調進行。高速ADC／DAC是基帶數字信號處理與模擬的信號處理的橋梁。矢量生成信號經ADC／DAC轉換的模擬信號經中頻處理模塊作放大、濾波、頻率變換，經射頻處理成為各種無線接口信號，滿足不同電子系統模擬信號的要求。
    模擬系統軟件提供測試所需的環(huán)境設置，由CPU控制程序、DSP／FPGA程序部分組成，采用開放式、模塊化的程序結構，便于用戶使用、維護、擴充。其中DSP／FPGA軟件功能組成如圖4所示。

4．2 開放性、標準化、模塊化體系結構設計
    系統采用“開放性、標準化、總線化”開放式體系結構，便于構造標準化、模塊化的硬件平臺及軟件平臺。實現硬件平臺模塊化，具有通用性、可擴充性、可維修性；軟件具有可移植性、可重用性和可互操作性。數字信號處理／通信仿真、開發(fā)與驗證集成開發(fā)環(huán)境是集Matl-ab／Simulink、System Generator For DSP、AccelDSP、C-t0-VHDL以及高性能硬件系統為一體的集成開發(fā)環(huán)境。

5 結束語
    擴跳頻信號產生器運用數字通信系統理論、數字信號處理及DSP／FPGA技術，采用開放式體系架構，系統硬件具備通用性、可擴展性，軟件系統具備可重配置性、可移置性，可以針對不同的系統進行增減，以滿足不同類型、等級和測試系統的需要，設備操作界面友好，使用簡單方便。