近些年關于摩爾定律的經濟活力問題，業(yè)界有很多討論。在過去的一年中，20nm節(jié)點進入到這個辯論的前沿和中心，業(yè)界領先廠商在20nm研發(fā)上的積極推動沒有停止過。“其原因在于20nm為創(chuàng)造更高的客戶價值提供了巨大的機會。”賽靈思公司全球高級副總裁及亞太區(qū)執(zhí)行總裁湯立人表示，“以賽靈思為例，20nm產品使我們的客戶能夠應用到領先其競爭對手整整一代的產品系列，而且將為他們提供比以往任何時候都更具吸引力的ASIC和ASSP可編程替代方案。”

賽靈思公司全球高級副總裁及亞太區(qū)執(zhí)行總裁湯立人

對賽靈思來說，進入20nm, 并不是傳統(tǒng)的FPGA簡單地遷移到下一個節(jié)點，它已經在28nm時代推出了眾多的FPGA創(chuàng)新，率先推出了全球行業(yè)第一個商用的All Programmable 3D IC和SoC。所有這些已經開始發(fā)售的All Programmable 器件，采用了所有形式的可編程技術，遠遠超出硬件可編程的范疇，實現了軟件可編程，超出了數字進入了模擬混合信號(AMS)，超出了單芯片發(fā)展到了多芯片的3D IC。

在20nm，賽靈思目前正在開發(fā)其第二代SoC和3D IC技術，以及下一代的FPGA技術。相比于競爭對手，賽靈思擁有多年前率先創(chuàng)新的先發(fā)優(yōu)勢。其中包括FPGA性能/瓦的突破，與客戶一起更好微調的更成熟的SoC和3D IC技術，與其下一代Vivado設計套件“協(xié)同優(yōu)化”的器件。賽靈思在系統(tǒng)中重新定義了高性能收發(fā)器的設計和優(yōu)化。這讓賽靈思能夠更有效地把20nm的附加價值引入領先的和業(yè)經證明的28nm技術之中，讓客戶的創(chuàng)新繼續(xù) 保持領先一代。

賽靈思正在開發(fā)其第二代SoC、3D IC以及下一代FPGA

賽靈思正在打造20nm All Programmable產品系列，專門滿足下一代的、更加“智能”、集成度更高、亟需更高帶寬的系統(tǒng)。這些應用包括：

1）智能Nx100G-400G有線網絡；
2）LTE高級無線基站部署智能自適應天線、認知無線電技術、基帶和回程設備3）高吞吐量、低功耗的數據中心存儲、智能網絡和高度集成的低時延應用加速；
4）圖像/視頻處理以及面向新一代顯示、專業(yè)攝像機、工廠自動化、高級汽車駕駛員輔助和監(jiān)視系統(tǒng)的嵌入式視覺；以及
5）面向幾乎所有可以想象到的應用的尖端連接技術。

從28nm到20nm FPGA進一步優(yōu)化性能/瓦

28nm 7系列FPGA的創(chuàng)新，把工藝技術上的創(chuàng)新(與臺積電TSMC共同開發(fā)的高性能低功耗(HPL)技術)與針對最小化靜態(tài)和動態(tài)功耗、最大化主要構建模塊性能的眾多優(yōu)化完美結合，讓賽靈思能夠 提供超越節(jié)點的性能/瓦價值優(yōu)勢。與此同時， 賽靈思還能夠提供最高的I/O、DDR和收發(fā)器帶寬，以及針對系統(tǒng)內信道優(yōu)化的業(yè)界最佳的收發(fā)器自適應均衡器。

8系列FPGA為賽靈思在20nm繼續(xù)保持領先一代的地位奠定了基礎。這些器件將利用與臺積電的28nm HPL工藝性能/瓦特征相似的20nm SoC工藝。將系統(tǒng)級性能提升2倍，內存帶寬擴大2倍，總功耗降低50%，邏輯功能集成和關鍵系統(tǒng)建模加速1.5倍多。設計人員在高性能應用中，可以用到更高的速度架構及第二代專為系統(tǒng)而優(yōu)化的收發(fā)器。而LTE無線、DSP和圖像/視頻應用的開發(fā)人員，可以利用其更快的DSP、BRAM和DDR4內存接口。所有應用都將受益于賽靈思的下一代路由體系結構，可以輕松地擴展超過90％的資源利用率，實現更高的結果質量及更快的設計收斂。

賽靈思的28nm Zynq-7000 All Programmable SoC是行業(yè)第一個硬件、軟件和I/O均可編程的器件。通過實現雙核ARM? A9嵌入式系統(tǒng)、DSP、邏輯和主流AMS功能的集成，讓賽靈思能夠再次為行業(yè)提供領先一代的系統(tǒng)性能、集成度和低功耗。

為在20nm繼續(xù)居于領先一代的地位，賽靈思將借助一個新的異構處理系統(tǒng)，有效地提供更高的系統(tǒng)性能。 這個嵌入式系統(tǒng)將被用超過 2倍的互連帶寬耦合到下一代FPGA架構中。在芯片上的模擬混合信號性能將翻一番，同時可編程I/O將隨著下一代DDR4和PCI Express接口而升級。這種新級別的嵌入式處理性能和I/O帶寬被賦予SoC級的功耗和安全管理。第二代All Programmable SoC將實現最高水平的可編程系統(tǒng)集成，并滿足最嚴格的系統(tǒng)級規(guī)格。

和一個純粹的單芯片解決方案所可能達到的結果相比，賽靈思28nm同構和異構Virtex 3D IC把設計容量、系統(tǒng)級性能和系統(tǒng)集成的水平均整整翻了一番， 提供了領先一代的價值優(yōu)勢。通過賽靈思堆疊硅片互連技術(SSIT)中的硅中介層，賽靈思 FPGA和收發(fā)器混合信號裸片和超過10,000個可編程互連集成在一起。

為在20nm繼續(xù)領先一代，賽靈思將利用一個兩級接口擴大其3D IC的架構，讓同構和異構裸片的集成均能基于開放的行業(yè)標準實現。從而把邏輯容量擴展1.5倍或增加30-40M ASIC等效門的設計。此外，這些器件將擁有4倍的收發(fā)器帶寬，利用>33GB/s的收發(fā)器(最終到56GB/s)。DDR4高性能存儲器接口，以及具有更寬更高帶寬、更低功耗的集成的存儲裸片，將實現更高性能的應用。

要支持最高的級別、最高的性能和簡便的設計， 可編程互聯的帶寬要增加5倍以上。有了這個新級別的互連和新型可編程芯片和內存的功能，賽靈思正在開發(fā)第二代 All Programmable 3D IC技術，致力于實現最高層次的可編程系統(tǒng)集成。

針對結果質量和生產力從優(yōu)化發(fā)展到“協(xié)同優(yōu)化”

在領先地位不斷擴展至28nm的過去4年中，賽靈思從頭全新開發(fā)了一個下一代的設計環(huán)境與工具套件—Vivado。如果沒有這樣的設計套件，賽靈思公司的3D IC技術就不能得到有效的利用。對于FPGA和SoC，新的設計套件進一步把設計的結果質量(QOR)提升了高達3個速度等級，削減動態(tài)功耗高達50％，布線能力和資源利用率提升20％多，并加快實現速度高達4倍。

目前，賽靈思利用下一代Vivado 設計套件， 進一步“協(xié)同優(yōu)化”其20nm芯片器件。通過構建和優(yōu)化工具，器件和IP相結合，設計人員可以最大化地釋放芯片的價值，同時縮短他們的設計和實現過程。因此，這些新一代20nm的FPGA中，第二代All Programmable SoC和第二代3D IC技術將可以提供領先一個節(jié)點的性能優(yōu)勢，大幅降低功耗， 提供業(yè)界最高水平的可編程系統(tǒng)集成， 并進一步加速集成和實現的速度。[!--empirenews.page--]

賽靈思利用下一代Vivado設計套件協(xié)同優(yōu)化20nm硅片

半導體行業(yè)的領導者正在逐步發(fā)現20nm的價值，而且一些設計已經正在進行中。賽靈思公司看到了這個工藝節(jié)點所擁有的巨大潛力，因此也在不斷地探索新的方式，致力于通過28nm已經建立且在20nm將繼續(xù)擴展的創(chuàng)新技術持續(xù)發(fā)掘這些潛在的價值。這些新的產品將提供最引人注目的ASIC和ASSP可編程替代方案。

把20nm技術部署在一個All Programmable FPGA和第二代SoC和3D IC技術相結合的產品系列之中，將使得賽靈思能夠提供領先典型工藝節(jié)點整整一代的更高價值，同時也使得賽靈思及其客戶都能夠領先其競爭對手整整一點。當賽靈思的產品系列正式推出的時候將會宣布每個系列的更多細節(jié)。