新思科技(Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS)日前宣布：TSMC已經(jīng)按照Synopsys的IC Compiler™ II布局及布線解決方案，完成了在其最先進(jìn)的10-納米(nm)級FinFET v1.0技術(shù)節(jié)點上運(yùn)行Synopsys數(shù)字、驗收及自定義實施工具的認(rèn)證。由于早期10-nm采用者已經(jīng)進(jìn)行了多個生產(chǎn)設(shè)計，此次認(rèn)證為這一技術(shù)在IC Compiler II廣大客戶群中大規(guī)模使用鋪平了道路，使雙方共有客戶可以從新的技術(shù)節(jié)點中汲取最大收益。此外，TSMC已經(jīng)為根據(jù)7-nm工藝節(jié)點最新設(shè)計規(guī)則手冊(DRM)和SPICE模型認(rèn)證IC Compiler II和相關(guān)實施工具奠定了第一個里程碑，使雙方共同客戶可以開啟初步的設(shè)計活動。

亮點：

• TSMC 10-nm認(rèn)證加速了IC Compiler II的發(fā)展

• 相比以往技術(shù)節(jié)點的認(rèn)證，深入廣泛合作使認(rèn)證節(jié)約了大量時間

• Galaxy Design Platform的Advanced Waveform Propagation技術(shù)使新技術(shù)節(jié)點可以支持使用超低電壓的設(shè)計

為了支持TSMC10-nm在超低電壓下運(yùn)行，Synopsys與TSMC通過認(rèn)證協(xié)作，支持Synopsys PrimeTime®對波形敏感的超低電壓運(yùn)行進(jìn)行驗收分析。此外，Galaxy™ Design Platform的全套工具都已通過驗證，可達(dá)到全色10-nm工藝的設(shè)計規(guī)則與要求，如系統(tǒng)級芯片(SoC)設(shè)計所有級別的多模式與可靠性要求。獲得認(rèn)證的平臺提供了布線規(guī)則、物理驗證運(yùn)行設(shè)置、精確驗收提取技術(shù)文檔、與SPICE相關(guān)的統(tǒng)計型時序分析以及適用于10-nm和7-nm FinFET工藝的互操作流程設(shè)計套件(iPDK)。

Synopsys設(shè)計團(tuán)隊產(chǎn)品營銷副總裁Bijan Kiani表示：“我們與TSMC就其10-nm和7-nm工藝展開合作，使設(shè)計人員可以在圍繞TSMC新一代FinFET工藝進(jìn)行芯片設(shè)計時放心使用Galaxy Design Platform。對這兩項FinFET工藝的認(rèn)證加深了我們與TSMC開發(fā)新一代技術(shù)的合作關(guān)系。”

TSMC設(shè)計基礎(chǔ)架構(gòu)營銷部高級總監(jiān)Suk Lee表示：“基于我們與Synopsys在FinFET方面的長期合作，此次TSMC認(rèn)證意味著Galaxy Design Platform的工具如今已經(jīng)可用于10-nm產(chǎn)品并可通過7-nm工藝為我們的共同客戶提供初步服務(wù)。獲得TSMC認(rèn)證的Synopsys全套數(shù)字、驗收及自定義實施解決方案將為我們的共同客戶帶來更高性能和更低功耗。”

獲得TSMC認(rèn)證的Synopsys主要工具與功能包括：

• IC Compiler II布局及布線：先進(jìn)的優(yōu)化功能，可實現(xiàn)最佳區(qū)域、時序和功耗結(jié)果質(zhì)量并對功耗、信號和單元級可靠性分析提供支持

• IC Validator驗收物理驗證：驗收DRC、LVS和金屬填充的驗證運(yùn)行設(shè)置;包括對Synopsys IC Compiler II中的設(shè)計內(nèi)物理驗證的支持

• StarRC™提?。憾嗄Ｊ健⑷兄兓?-D FinFET建模，確保了行業(yè)領(lǐng)先的驗收準(zhǔn)確性

• PrimeTime時序驗收：具有Advanced Waveform Propagation(AWP)、基于Liberty Variation Format(LVF)的流程變化分析以及布局規(guī)則感知的工程變更修復(fù)(ECO)指南的超低電壓時序驗收

• Galaxy Custom Designer®原理圖編輯器和Laker®布局編輯器：支持全著色流程;跟蹤模式支持，設(shè)計中EM/IR計算并整合了CustomSim™ EM/IR分析以排除布局驗收錯誤

• PrimeRail和CustomSim可靠性分析：進(jìn)行精確統(tǒng)計與動態(tài)門級和晶體管級分析，以支持著色感知電遷移(EM)規(guī)則，實現(xiàn)分析與IR壓降完整性

• NanoTime自定義時序分析：10-nm嵌入式SRAM的SPICE精確晶體管級靜態(tài)時序分析

• HSPICE®、CustomSim和FineSim®仿真：配備了自加熱效果并提供精確電路仿真結(jié)果的FinFET設(shè)備建模，可實現(xiàn)模擬、邏輯、高頻和SRAM設(shè)計

• ESP-CV自定義功能驗證：用于10-nm SRAM，宏和庫單元設(shè)計的晶體管級形式化等價性驗證

另外，TSMC也就DesignWare® STAR Memory System®產(chǎn)品與Synopsys展開合作，從而對基于FinFET的內(nèi)存進(jìn)行測試、維修和診斷。