一種自適應波束形成算法實現(xiàn)
隨著寬帶互聯(lián)網(wǎng)的入戶,許多以前只能想象的情景都將得到實現(xiàn)。許多廠家都在致力于開發(fā)各種家用信息產品,加之我國入世后國外產品的不斷涌入,可以預計在未來三至五年,這些智能家居應用會逐漸的走入家庭,安裝寬帶智
轉換器在新設計型態(tài)改進下,大多模擬數(shù)字轉換器多變成數(shù)字式。即使如此改變,電路布線設計并無改變,本文將介紹使用連續(xù)逼近緩存器型與Sigma-Delta型模擬數(shù)字轉換器之布線方式?! ∽畛跄M數(shù)字轉換器在芯片中大部份
1、為什么不能用網(wǎng)絡的調試來檢驗電纜的性能? 目前不少用戶對所安裝的雙絞線不進行認證測試,而是在網(wǎng)絡調試過程中進行檢驗,當網(wǎng)絡可以連通時就認為所安裝的電纜是合格的。這種做法不僅是錯誤的而且是十分危險的
1、為什么不能用網(wǎng)絡的調試來檢驗電纜的性能? 目前不少用戶對所安裝的雙絞線不進行認證測試,而是在網(wǎng)絡調試過程中進行檢驗,當網(wǎng)絡可以連通時就認為所安裝的電纜是合格的。這種做法不僅是錯誤的而且是十分危險的
日本愛德克(IDEC)將上市具備耐壓防爆構造的led照明“EF1A型”。適用于存在可燃性氣體及液體等的工廠。 該LED照明產品備有安裝后可調整照射方向的帶安裝固件的款式及帶亮燈開關的款式等864種。主要應用于半導體制造
摘要:本文首先介紹了PSoC3內部的模擬總線分布,說明了PSoC Creator的模擬布線功能以及在設計中需要遵守的一些應用規(guī)則,在模擬資源使用較多或對模擬性能要求較高的應用中,設計者要遵照這些規(guī)則以達到高性能和高資源
形成評測用硅轉接板(TEG)的150mm晶圓(左)和200mm晶圓(右)(點擊放大) 大日本印刷在“JPCA Show 2011(第41屆國際電子電路產業(yè)展)”上展出了采用TSV(硅通孔)的硅轉接板。該公司大約從10年前開始開展MEMS
現(xiàn)場可編程門陣列(FPGA)技術因其提供的設計靈活性,已為系統(tǒng)設計人員廣泛采用。非晶硅反熔絲FPGA技術尤其有用,它可以提供一種高電路密度與低功耗,以及非易失性編程和高可靠性的組合。為了充分發(fā)揮其可靠性,FPGA廠
用于便攜終端才是本意? 在便攜終端用小型及薄型封裝中,相對于無芯基板,無基板技術更有可能率先普及。原因是無基板技術是在芯片表面直接形成較薄的再布線層,因此比無芯基板更容易實現(xiàn)薄型化。 無基板技術的
為明日的網(wǎng)絡徹底改造RJ-45 全新的6A類系統(tǒng)提供業(yè)界最大的布線性能余量,1 分鐘內即可安裝完畢 提到以太網(wǎng)接口,總是會讓人想起耦合的模塊化RJ型插頭和插孔型連接器。但是隨著數(shù)據(jù)傳輸速度接近10 Gb/s,傳統(tǒng)的
計算機網(wǎng)絡結構化綜合布線系統(tǒng)(StructuredCablingSystem,SCS)是美國貝爾實驗室專家們經過多年研究推出的基于星形拓樸結構的模塊系統(tǒng),也是目前局域網(wǎng)建設首選的系統(tǒng)。該系統(tǒng)具有實用、靈活、經濟、可模塊化和可擴充
日本愛德克(IDEC)已于2011年4月25日上市了可在爆炸性環(huán)境中使用的LED照明產品。該產品具備耐壓防爆構造,主要應用于半導體制造工廠及石油化學工廠等。 公司稱新產品的耐壓防爆性能為“EF1A型”,可在存在氫氣、乙炔等
在日前于美國加州舉行的2011年國際實體設計大會(ISPD2011),與會人士針對3D與無光罩微影技術等半導體實體設計的下一代發(fā)展趨勢進行了深入的探討。此外,在今年的大會上還新增了表彰對于推動并影響先進半導體實體設計
Bus走線模式是在13.6版本中可以實現(xiàn)的模式,現(xiàn)在14.x以及15.0都已經取消了這功能,如果有興趣的朋友可以通過以下步驟來實現(xiàn): 1.在命令欄中輸入:set acon_oldcmd 回車就把模式切換到以前版本,14.x和15.0都可以,不
日本東北大學研究生院工學研究科智能元件材料學專業(yè)教授小池淳一的研究小組開發(fā)出了用于氧化物半導體TFT驅動的液晶面板、基于Cu-Mn合金的布線工藝,并在有源矩陣型顯示器國際學會 “AM-FPD 10”(2010年7月5~7日,在
此次開發(fā)的探針。即使整個接觸面磨損,綠色金屬部分的形狀也不會改變。(點擊放大) 原來的Si懸臂梁在耐用性上存在問題。(點擊放大) 據(jù)介紹此次開發(fā)的探針的耐用性提高到了原來的25倍。(點擊放大) 東
晶圓代工業(yè)者GlobalFoundries與其EDA、IP供貨商伙伴共同宣布,已經完成28納米CMOS制程的數(shù)字設計流程驗證;該制程命名為“超低功耗(superlowpower,SLP)”,包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(high-kmetal
晶圓代工業(yè)者 GlobalFoundries 與其 EDA 、IP供貨商伙伴共同宣布,已經完成 28納米 CMOS制程的數(shù)字設計流程驗證;該制程命名為“超低功耗(super low power,SLP)”,包含閘優(yōu)先(gate-first)的高介電金屬閘極堆棧(hig
晶圓代工業(yè)者 GlobalFoundries 與其 EDA 、IP供應商夥伴共同宣布,已經完成 28奈米 CMOS制程的數(shù)位設計流程驗證;該制程命名為「超低功耗(super low power,SLP)」,包含閘優(yōu)先(gate-first)的高介電金屬閘極堆疊(hi