
介紹了一種適用于5000邏輯單元以上規(guī)模電路的可配置EDA仿真驗(yàn)證方法?它由可配置的測試臺生成器自動產(chǎn)生測試臺,并管理測試向量的注人和仿真狀態(tài)的存儲.與以往研究采用的定時觸發(fā)的激勵信號注人方式不同,本方法采用事件觸發(fā),從而保持了與被測電路仿真過程的實(shí)時交互.自動生成測試臺代碼可避免設(shè)計(jì)人員進(jìn)行重復(fù)性編碼并提高了可靠性 事件觸發(fā)的仿真狀態(tài)保存機(jī)制大大節(jié)省了存儲空間.
本文在介紹了等效采樣的原理和方法的基礎(chǔ)上提出了一種基于EDA 技術(shù)的實(shí)現(xiàn)方案。借助高速發(fā)展的EDA 技術(shù),可以方便地產(chǎn)生采樣信號,大大簡化采樣觸發(fā)電路,解決了傳統(tǒng),等效采樣對復(fù)雜周期信號失效的問題,進(jìn)一步降低對輸入信號的要求。并且本方案中A/D 變換器處于連續(xù)工作狀態(tài),改變了傳統(tǒng)的連續(xù)等放采樣每次觸發(fā)只采集一個數(shù)據(jù)的模式
介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測試系統(tǒng)接口,通過時cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能,論述了CPLD在測試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性,簡單介紹了vHDL在CPLD設(shè)計(jì)中的應(yīng)用。實(shí)驗(yàn)證明用CPLD實(shí)現(xiàn)的電路具有集成度高、靈活性強(qiáng)、可靠性高、易于升級和擴(kuò)展等特點(diǎn)。給出了主要電路圖和時序仿真圖。
隨著集成電路技術(shù)的高速發(fā)展,VHDL已成為設(shè)計(jì)數(shù)字硬件時常用的一種重要手段。介紹EDA技術(shù)及VHDL語言特點(diǎn),以串行加法器為例,分析串行加法器的工作原理,提出了一種基于VHDL語言的加法器設(shè)計(jì)思路,給出串行加法器VHDL源代碼,并在MAX+PLUSII軟件上進(jìn)行仿真通過。
隨著抗干擾通信體制的廣泛應(yīng)用,實(shí)現(xiàn)全概率信號截獲的接收機(jī)是非常需要的,而其關(guān)鍵是實(shí)時處理。由于寬帶信號接收系統(tǒng)的采樣速率很高,很難直接進(jìn)行實(shí)時處理,采用多相濾波結(jié)構(gòu)后,信道化濾波器被分解成多個支路,每個支路的數(shù)據(jù)經(jīng)過抽取后可以降低數(shù)據(jù)率,便于實(shí)現(xiàn)并行處理。
目前,國外各種商業(yè)化的微波EDA軟件工具不斷涌現(xiàn).功能強(qiáng)大,主要應(yīng)用領(lǐng)域相當(dāng)廣泛,特別是在移動通信、無線設(shè)計(jì)、信號完整性和電磁兼容(EMC)等方面顯得更加突出。本文針對現(xiàn)行的諸多商業(yè)化微波EDA軟件進(jìn)行了分類、對比,簡要介紹了它們各自的功能特點(diǎn)和適用范圍。
現(xiàn)場可編程門陣列(FPGA)體系創(chuàng)新以及向90nm工藝技術(shù)的過渡顯著提高了FPGA的密度和性能。FPGA設(shè)計(jì)人員不僅需要更高的邏輯密度和更快的性能表現(xiàn),還要求具有嵌入式處理器、數(shù)字信號處理(DSP)模塊以及其他硬件IP結(jié)構(gòu)等復(fù)雜的器件功能。但是,由于FPGA設(shè)計(jì)規(guī)模越來越大、越來越復(fù)雜,為了能夠抓住稍縱即逝的市場機(jī)會,設(shè)計(jì)人員必需盡快完成其設(shè)計(jì)。
IC設(shè)計(jì)是將系統(tǒng)、邏輯與性能的設(shè)計(jì)要求轉(zhuǎn)化為具體的物理版圖的過程, 也是一個把產(chǎn)品從抽象的過程一步步具體化、直至最終物理實(shí)現(xiàn)的過程。全球三大半導(dǎo)體EDA軟件巨頭Cadence、Mentor、Synopsys眼里的芯片設(shè)計(jì)挑戰(zhàn)有哪些?
隨著目前電子產(chǎn)品的功能越來越復(fù)雜,功耗越來越大;系統(tǒng)產(chǎn)生的熱量也越來越大,而PCB的集成密度卻越來越高。據(jù)相關(guān)數(shù)據(jù)顯示,PCB板的面積已經(jīng)縮小一半,而板上集成的元器件卻增加了3.5倍,整個PCB板的集成密度增加了7倍。
談到IC設(shè)計(jì)就離不開EDA工具。何謂EDA?早期,在集成電路還不太復(fù)雜的階段,工程師都是靠手工完成集成電路設(shè)計(jì),但在超大規(guī)模集成電路時代,要完成上億晶體管芯片的設(shè)計(jì),完全靠手工的工作量異常巨大,這時候就必須采
EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng),是指以計(jì)算機(jī)為工作平臺,融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果,進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。
天線作為通信設(shè)備的前端部件,對通信質(zhì)量起著至關(guān)重要的作用。隨著現(xiàn)代軍事通信系統(tǒng)中跳頻、擴(kuò)頻等技術(shù)的應(yīng)用,尋求天線的寬頻帶、全向性、小型化、共用化成為天線研究中一個重要課題。
功率是能量被消耗的速率,這在十年前還不是熱門,但今天已是一個重要的設(shè)計(jì)考量。系統(tǒng)的能耗會帶來熱量、耗盡電池、增加電能分配網(wǎng)絡(luò)的壓力,并且加大成本。移動計(jì)算的發(fā)展最先推動了對降低能耗的期望,但能耗的效應(yīng)現(xiàn)在已遠(yuǎn)遠(yuǎn)超出這個范圍,可能在業(yè)界帶來一些最大的結(jié)構(gòu)性變化。
從集成電路、簡單可編程器件到高密度大規(guī)??删幊唐骷貞?yīng)用,數(shù)字系統(tǒng)的設(shè)計(jì)分析方法從根本上發(fā)生轉(zhuǎn)變,由原來的手工設(shè)計(jì),發(fā)展到了以EDA(Electronic Design Automation,電子設(shè)計(jì)自動化)技術(shù)為代表的現(xiàn)代電子設(shè)計(jì)方法。隨著EDA技術(shù)地逐步發(fā)展,以美國的PSPICE.Multisim、歐洲的Tina Pro等為代表的各種EDA設(shè)計(jì)軟件包,在電路系統(tǒng)設(shè)計(jì)與仿真環(huán)節(jié)給電子工程師帶來了便利,極大的提高了工作效率。
今天,三大巨頭之一的Cadence發(fā)布了業(yè)界首款已通過產(chǎn)品流片的第三代并行仿真平臺Xcelium。然而,你是不是不知道EDA在IC設(shè)計(jì)中有多重要,你是不是對EDA行業(yè)及這三大EDA工具廠商還不夠了解??赐暌韵聝?nèi)容你就明白了。
華虹宏力已采用華大九天的電子設(shè)計(jì)自動化(EDA)解決方案——全新高速高精度并行仿真器ALPS™完成多個模擬及嵌入式非易失性存儲器IP設(shè)計(jì)項(xiàng)目的前后仿真/數(shù)?;旌戏抡娌⒊晒α髌?/p>
現(xiàn)需設(shè)計(jì)一個微波爐控制器WBLKZQ,其外部接口如圖所示。通過該控制器再配以4個七段數(shù)碼二極管完成微波爐的定時及信息顯示。 如圖 微波爐控制器外部接口符號圖如圖中的各信
市場統(tǒng)計(jì)研究數(shù)據(jù)表明,F(xiàn)PGA已經(jīng)逐步侵蝕ASIC和ASSP的傳統(tǒng)市場,并處于快速增長階段?,F(xiàn)階段FPGA的應(yīng)用不斷擴(kuò)展,從汽車、廣播、計(jì)算機(jī)和存儲、消費(fèi)類、工業(yè)、醫(yī)療、軍事、測試測量、無線和固網(wǎng),應(yīng)用領(lǐng)域正向各行各業(yè)滲透。
在Altium Designer Summer 09安裝目錄之下的Library......
Mentor Graphics®公司于2017 年2 月16 日宣布推出 Veloce® Strato™ 硬件加速仿真平臺。