意法半導體與亞馬遜云計算服務AWS深化戰(zhàn)略合作，共同打造面向云與AI數(shù)據(jù)中心的新一代高性能計算基礎設施

2026年2月13日，中國 ——服務多重電子應用領域、全球排名前列的半導體公司意法半導體 (STMicroelectronics，簡稱ST;紐約證券交易所代碼:STM) 近日宣布與亞馬遜云計算服務(AWS)拓展戰(zhàn)略協(xié)作，達成一項為期多年、價值數(shù)十億美元的商業(yè)協(xié)議，涵蓋多個產(chǎn)品類別。通過此次合作，意法半導體將成為AWS計算基礎設施的先進半導體技術與產(chǎn)品戰(zhàn)略供應商，助力AWS為客戶提供新一代高性能計算實例、降低運營成本，并更高效地擴展計算密集型工作負載。

網(wǎng)龍攜手泰國政府推進AI計劃，賦能該國未來人才體系建設

香港2026年2月2日 /美通社/ -- 全球領先的互聯(lián)網(wǎng)社區(qū)創(chuàng)建者 - 網(wǎng)龍網(wǎng)絡控股有限公司 （"網(wǎng)龍"或"本公司"，香港交易所股票代碼：777）欣然宣布，本公司聯(lián)合旗下子公司EDA...

EDA團隊協(xié)作方案：Git版本控制與設計數(shù)據(jù)同步最佳實踐

在集成電路設計（EDA）領域，團隊協(xié)作面臨設計文件龐大、版本迭代頻繁、依賴關系復雜等挑戰(zhàn)。傳統(tǒng)基于共享文件夾或本地備份的協(xié)作方式易導致文件沖突、歷史丟失等問題。Git作為分布式版本控制系統(tǒng)，結合EDA工具特性進行定制化配置，可顯著提升團隊協(xié)作效率。本文從工程實踐角度探討Git在EDA場景中的應用方案。

EDA庫文件管理精進：從符號創(chuàng)建到工藝庫版本控制技巧

在電子設計自動化（EDA）領域，庫文件管理是連接設計創(chuàng)意與工程落地的核心紐帶。從元件符號的精準建模到工藝庫的版本迭代，高效管理策略不僅能提升設計效率，更能避免因數(shù)據(jù)不一致導致的生產(chǎn)事故。本文將從符號創(chuàng)建規(guī)范、工藝庫版本控制兩大維度，結合主流EDA工具實踐，解析庫文件管理的關鍵技巧。

EDA約束文件編寫實戰(zhàn)：從SDC語法到時鐘樹優(yōu)化全流程

在數(shù)字集成電路設計中，EDA約束文件是連接設計意圖與物理實現(xiàn)的橋梁。其中，Synopsys Design Constraints（SDC）作為行業(yè)標準格式，通過精確描述時鐘行為、路徑延遲和物理規(guī)則，指導綜合、布局布線及時序分析工具實現(xiàn)高性能設計。本文將以實戰(zhàn)視角，解析SDC語法核心規(guī)則與時鐘樹優(yōu)化全流程。

EDA仿真驗證新思路：混合信號協(xié)同仿真與覆蓋率提升策略

在SoC設計復雜度指數(shù)級增長的背景下，傳統(tǒng)數(shù)字仿真與模擬仿真分離的驗證模式已難以滿足需求。混合信號協(xié)同仿真通過打破數(shù)字-模擬邊界，結合智能覆蓋率驅動技術，成為提升驗證效率的關鍵路徑。本文提出"協(xié)同仿真框架+動態(tài)覆蓋率優(yōu)化"的雙輪驅動方案，實現(xiàn)驗證完備性與效率的雙重突破。

EDA版圖驗證自動化：DRC/LVS腳本編寫與批處理執(zhí)行指南

在先進制程（7nm及以下）芯片設計中，版圖驗證的復雜度呈指數(shù)級增長。通過自動化腳本實現(xiàn)DRC（設計規(guī)則檢查）和LVS（版圖與電路圖一致性檢查）的批處理執(zhí)行，可將驗證周期從數(shù)天縮短至數(shù)小時。本文以Cadence Virtuoso平臺為例，系統(tǒng)闡述驗證腳本的編寫方法與優(yōu)化策略。

EDA信號完整性分析：從眼圖測量到預加重參數(shù)調優(yōu)實踐

在高速數(shù)字電路設計中，信號完整性（SI）是確保系統(tǒng)可靠性的核心要素。眼圖測量作為評估信號質量的關鍵工具，能夠直觀反映碼間串擾、噪聲和抖動對信號的影響。而預加重技術作為補償高頻損耗的核心手段，其參數(shù)調優(yōu)直接影響眼圖張開度與系統(tǒng)誤碼率。本文結合EDA工具鏈，系統(tǒng)闡述從眼圖測量到預加重參數(shù)優(yōu)化的完整實踐路徑。

盤點國內半導體行業(yè)中那些在2025年被終止的并購

終止潮背后：IPO重啟、估值體系錯位、不確定性的三重博弈

以賽促教，國產(chǎn)自強：解碼湖北電子信息人才培養(yǎng)樣本

芯片設計基石——解碼EDA斷供背后的霸權邏輯及國產(chǎn)EDA突圍之路

在城市輝煌的燈光中，地鐵呼嘯而過，精準?？棵恳徽荆辉阱挠钪胬?，衛(wèi)星持續(xù)運轉，將珍貴數(shù)據(jù)源源不斷地傳回地球；在我們隨身攜帶的智能手表上，時間精準跳動，健康數(shù)據(jù)實時更新。這些看似平常的場景背后，是無數(shù)復雜電子系統(tǒng)在穩(wěn)定運行。而EDA，就像一位隱匿在幕后的“超級建筑師”，它不用一磚一瓦，卻能憑借強大的算法和精密的軟件，構建起現(xiàn)代電子世界的基石。從納米級的芯片設計，到龐大復雜的電路板布局，EDA讓電子設計從煩瑣的手工勞作邁向高度自動化的智能時代。在它的推動下，科技的邊界不斷拓展，人類對未來的想象得以落地生根

硅芯科技發(fā)布2.5D/3D EDA?新范式，重構先進封裝協(xié)同設計體系

智芯賦能，共筑生態(tài)——SmartDV亮相ICCAD-Expo 2025，助力中國集成電路產(chǎn)業(yè)高質量升級

2025年11月20日-21日，“成渝集成電路2025年度產(chǎn)業(yè)發(fā)展論壇暨第三十一屆集成電路設計業(yè)展覽會（ICCAD-Expo 2025）”在成都·中國西部國際博覽城圓滿落幕。這場匯聚2000余家國內外集成電路企業(yè)、300余家產(chǎn)業(yè)鏈上下游展商，逾6000位行業(yè)有關主管領導、知名專家與業(yè)界代表等嘉賓的行業(yè)盛會，成為洞察產(chǎn)業(yè)趨勢、共探創(chuàng)新路徑的核心平臺。全球領先的半導體設計IP與驗證IP提供商SmartDV Technologies?攜定制化解決方案、車規(guī)級IP產(chǎn)品及生態(tài)化服務重磅參展，并在專題論壇發(fā)表主旨演講，為中國集成電路產(chǎn)業(yè)的差異化發(fā)展與生態(tài)構建注入強勁動力。

國產(chǎn)EDA的另一種可能：從客戶需求生長出來的工具鏈

從最初的單一“點工具”起步，到如今逐步構建起完整的工具鏈“串鏈”，國產(chǎn)EDA已然走過從零散功能到集成生態(tài)的演進之路。在國產(chǎn)芯片制造工藝仍面臨國際先進水平限制的背景下，單純依賴工藝節(jié)點的縮減已難以為繼。取而代之的是通過架構創(chuàng)新來實現(xiàn)性能突破——如異構計算、多核優(yōu)化或專用AI加速器等設計范式的探索。這不僅為國產(chǎn)芯片開辟了新的發(fā)展路徑，也為國產(chǎn)EDA提供了寶貴機遇：從支持傳統(tǒng)流程到賦能創(chuàng)新架構，EDA工具鏈正成為推動中國半導體產(chǎn)業(yè)快速發(fā)展的關鍵引擎。

算力“突圍”戰(zhàn)，國產(chǎn)芯片如何跨越“千卡超節(jié)點”的驗證鴻溝？

在先進制程受限的當下，中國AI計算芯片產(chǎn)業(yè)正經(jīng)歷著一場從“單點對決”到“集群突圍”的范式轉移。

智能數(shù)據(jù)將開啟AI賦能設計的新紀元

AI正在重塑電子設計工作流程，但變革并非同步推進。當一些團隊借助AI驅動的優(yōu)化技術飛速前進時，另一些團隊仍然深陷泥潭，或是費力地尋找文件的正確版本，或是摸索復用IP模塊在新場景中的運行表現(xiàn)。

AI驅動EDA變革：芯行紀加速國產(chǎn)數(shù)字實現(xiàn)EDA工具鏈突圍

電子設計自動化（EDA）自20世紀60年代萌芽以來，經(jīng)歷了從手工繪圖到計算機輔助設計（CAD），再到高度集成化、智能化工具的演進。早期的EDA主要用于簡化電路布局與布線，而隨著芯片復雜度指數(shù)級增長，現(xiàn)代EDA已成為支撐集成電路設計不可或缺的核心技術。如今，在摩爾定律逼近物理極限、設計周期不斷壓縮的背景下，傳統(tǒng)EDA工具面臨效率與精度的雙重挑戰(zhàn)。人工智能（AI）的崛起為EDA注入了全新動能——通過機器學習優(yōu)化布局布線、預測時序問題、加速驗證流程，AI正推動EDA邁向“智能設計”的新紀元。可以說，AI不僅是EDA發(fā)展的必然延伸，更是其未來突破的關鍵引擎。

AI 與 EDA 開啟共生共榮，芯和半導體以“物理AI”重構系統(tǒng)級設計

隨著后摩爾時代的到來，通過先進封裝和Chiplet技術延續(xù)摩爾定律已成為行業(yè)共識。但這也帶來了一個棘手的副作用：設計維度從二維平面拓展至三維空間，信號完整性與電源完整性的挑戰(zhàn)呈指數(shù)級激增。傳統(tǒng)的人工迭代模式面對這種海量數(shù)據(jù)已顯得力不從心。 在這場向高維設計突圍的戰(zhàn)役中，芯和半導體（Xpeedic）展現(xiàn)出了獨特的“AI直覺”。 依托其在Chiplet先進封裝領域的龍頭地位，芯和半導體并沒有停留在傳統(tǒng)算力的堆砌上，而是利用AI技術重構了系統(tǒng)級分析的底層邏輯，讓復雜的異構集成設計變得可預測、可優(yōu)化。

伴芯科技重磅發(fā)布DVcrew與PDcrew兩大創(chuàng)新產(chǎn)品，以AI智能體重構EDA

中國成都，2025年11月20日–今日，在2025集成電路發(fā)展論壇(成渝)暨三十一屆集成電路設計業(yè)展覽會(ICCAD-Expo 2025)現(xiàn)場，專注于“AI+EDA”技術創(chuàng)新的上海伴芯科技有限公司重磅推出兩款AI智能體新產(chǎn)品——DVcrew與PDcrew。這兩款產(chǎn)品深度契合伴芯科技的核心使命：以AI智能體(AI Agents)重構電子設計自動化(EDA)，最終實現(xiàn)芯片自主設計閉環(huán)(Autonomous Chip Design)的愿景。

芯和半導體與聯(lián)想集團合作研發(fā)EDA Agent