FPGA

關(guān)注447人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

FPGA 協(xié)處理的進(jìn)展

對(duì)許多包含并行性或可流水化的算法而言，由于裕量連接帶寬可實(shí)現(xiàn)用戶(hù)自定義的數(shù)據(jù)通路，這樣，邏輯可在一個(gè)時(shí)鐘周期內(nèi)訪問(wèn)存儲(chǔ)器或訪問(wèn)另一個(gè)邏輯塊的結(jié)果，從而使FPGA的持續(xù)性能可接近峰值性能。由于固定架構(gòu)具備預(yù)先確定的用以實(shí)現(xiàn)不同功能的邏輯塊集合，所以可以為FPGA配置支持某種給定算法的最優(yōu)邏輯函數(shù)比例來(lái)實(shí)現(xiàn)器件資源的最佳利用。

數(shù)字電源
2010-04-03

FPGA CPU 帶寬時(shí)鐘
為什么嵌入式開(kāi)發(fā)人員要使用FPGA

在一個(gè)領(lǐng)域中，如果唯一不變的是變化，那么不需要對(duì)電子技術(shù)和設(shè)計(jì)方法的發(fā)展變化做多少回顧，就能見(jiàn)證到變化是如何使設(shè)計(jì)工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應(yīng)用后，價(jià)廉物美的新技術(shù)為基于軟件的

充電吧
2010-04-02

軟件開(kāi)發(fā) 嵌入式開(kāi)發(fā) ALTIUM FPGA
基于FPGA的DDS設(shè)計(jì)

摘要：利用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時(shí)利用Ahera公司

電子設(shè)計(jì)自動(dòng)化
2010-04-02

DDS ROM BSP FPGA
基于FPGA的時(shí)間間隔測(cè)量模塊設(shè)計(jì)

摘要：介紹一種基于FPGA技術(shù)的時(shí)間間隔測(cè)量方法，通過(guò)分析FPGA的主要技術(shù)優(yōu)勢(shì)及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時(shí)間間隔測(cè)量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及所選用的軟件并進(jìn)行軟件設(shè)計(jì)。描述

電子設(shè)計(jì)自動(dòng)化
2010-04-02

測(cè)量模塊模塊設(shè)計(jì) BSP FPGA
FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

摘要：提出一個(gè)使用FPGA和ARM微控制器實(shí)現(xiàn)Profibus-DP主站(1類(lèi))通信平臺(tái)的解決方案；解析了Profibus-DP通信協(xié)議，重點(diǎn)是令牌輪轉(zhuǎn)協(xié)議；給出了該主站通信平臺(tái)的系統(tǒng)構(gòu)建。該通信平臺(tái)可以獨(dú)立實(shí)現(xiàn)Profibus-DP主站(1類(lèi))

電子設(shè)計(jì)自動(dòng)化
2010-04-01

通信 ARM PROFIBUS-DP FPGA
基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號(hào)，用來(lái)對(duì)雷達(dá)系統(tǒng)進(jìn)行性能測(cè)試和評(píng)估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計(jì)方法；簡(jiǎn)要介紹了設(shè)計(jì)思想，詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計(jì)，并給出了測(cè)試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。

測(cè)試測(cè)量
2010-04-01

DSP 發(fā)生器回波 FPGA
基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)

摘要：討論了應(yīng)用移位寄存器在Ahera的FPGA芯片中實(shí)現(xiàn)線性和非線性偽隨機(jī)序列的方法，該算法基于m序列本原多項(xiàng)式來(lái)獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ?yàn)殚_(kāi)發(fā)平臺(tái)，并

電子設(shè)計(jì)自動(dòng)化
2010-04-01

發(fā)生器偽隨機(jī)序列 BSP FPGA
ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個(gè)高級(jí)主控制器，一個(gè)外設(shè)控制器，主機(jī)和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主

電子設(shè)計(jì)自動(dòng)化
2010-03-31

紅外成像系統(tǒng) ISP BSP FPGA
基于FPGA的DDS設(shè)計(jì)

基于FPGA的DDS設(shè)計(jì)

嵌入式軟件
2010-03-30

DDS ROM BSP FPGA
基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從

數(shù)字電源
2010-03-30

接口設(shè)計(jì) 嵌入式系統(tǒng) USB接口 FPGA
基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

嵌入式教程
2010-03-30

接口設(shè)計(jì) 嵌入式系統(tǒng) USB接口 FPGA
低功耗Cyclone IV FPGA(Altera)

Altera公司宣布，開(kāi)始批量發(fā)售Cyclone IV FPGA。公司還宣布開(kāi)始提供基于Cyclone IV GX的收發(fā)器入門(mén)開(kāi)發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無(wú)線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類(lèi)市場(chǎng)等低成本、小型封裝應(yīng)用。與前一代C

電子設(shè)計(jì)自動(dòng)化
2010-03-30

Altera 低功耗 CYCLONE FPGA
基于FPGA的TDI-CCD時(shí)序電路設(shè)計(jì)

摘要：介紹TDI-CCD的特點(diǎn)、工作原理，根據(jù)項(xiàng)目所使用的TDI-CCD的使用要求，設(shè)計(jì)一種基于Altera公司的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動(dòng)時(shí)序電路，驅(qū)動(dòng)時(shí)序使用VHDL語(yǔ)言編寫(xiě)，在QuartusⅡ平臺(tái)上進(jìn)行時(shí)序

電子設(shè)計(jì)自動(dòng)化
2010-03-30

電路設(shè)計(jì) 時(shí)序電路 CCD FPGA
FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

嵌入式軟件
2010-03-30

通信 ARM PROFIBUS-DP FPGA
基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號(hào)，用來(lái)對(duì)雷達(dá)系統(tǒng)進(jìn)行性能測(cè)試和評(píng)估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計(jì)方法；簡(jiǎn)要介紹了設(shè)計(jì)思想，詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計(jì)，并給出了測(cè)試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。

數(shù)字電源
2010-03-30

DSP 發(fā)生器回波 FPGA
基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

摘要:本文針對(duì)A律13折線法的算法特點(diǎn)，提出一種并行數(shù)據(jù)處理算法，實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語(yǔ)言將其在FPGA中實(shí)現(xiàn)，借助quartus II6.0平臺(tái)進(jìn)行驗(yàn)證，并對(duì)驗(yàn)證結(jié)果進(jìn)行分析，評(píng)估了系統(tǒng)的性能，證實(shí)了該算法的

電子設(shè)計(jì)自動(dòng)化
2010-03-29

編碼時(shí)序 BSP FPGA
基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：基于常用的MEMS慣性器件微型加速度計(jì)，介紹一種采用ARM和FPGA架構(gòu)來(lái)采集加速度數(shù)值的設(shè)計(jì)方案，微加速度計(jì)的模擬輸出信號(hào)經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行顯示和

測(cè)試測(cè)量
2010-03-29

ARM 系統(tǒng)設(shè)計(jì) 微加速度計(jì) FPGA
Altera和Apical交付首款HD寬動(dòng)態(tài)范圍FPGA監(jiān)控應(yīng)用解決方案

關(guān)鍵字: HD FPGA 監(jiān)控應(yīng)用解決方案 Altera公司和Apical有限公司宣布，為視頻監(jiān)控?cái)z像機(jī)提供世界上第一個(gè)高清晰寬動(dòng)態(tài)范圍(WDR) CMOS圖像傳感器處理解決方案。在內(nèi)華達(dá)洲拉斯維加斯3月24號(hào)到26號(hào)舉行的國(guó)際安防大會(huì)

消費(fèi)電子
2010-03-29

Altera PIC API FPGA
采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

嵌入式教程
2010-03-26

編程電壓源系統(tǒng)原理 FPGA
采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設(shè)計(jì)

采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設(shè)計(jì)

嵌入式教程
2010-03-26

電路優(yōu)化 CPLD VHDL語(yǔ)言 FPGA

首頁(yè) 上一頁(yè) 285 286 287 288 289 290 291 292 293 294 下一頁(yè) 尾頁(yè)

wcg13537439710
fanguang2003
劍圣灬哥
lixiangyu808
MinMinMin
htjxianjian
GB20
天命風(fēng)流
小小Lotous
m564522634
SerenityPjb
HDIY
yangsong901123
lghtjpu
mamahuhu1
hufuju
lqsgg
a626079130
fxmxh
lgby1314

FPGA

FPGA 協(xié)處理的進(jìn)展

為什么嵌入式開(kāi)發(fā)人員要使用FPGA

基于FPGA的DDS設(shè)計(jì)

基于FPGA的時(shí)間間隔測(cè)量模塊設(shè)計(jì)

FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

基于FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

基于FPGA的DDS設(shè)計(jì)

基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

基于FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì)

低功耗Cyclone IV FPGA(Altera)

基于FPGA的TDI-CCD時(shí)序電路設(shè)計(jì)

FPGA和ARM的Profibus-DP主站通信平臺(tái)設(shè)計(jì)

基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

Altera和Apical交付首款HD寬動(dòng)態(tài)范圍FPGA監(jiān)控應(yīng)用解決方案

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

采用CPLD/FPGA的VHDL語(yǔ)言電路優(yōu)化原理設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(447人)

熱門(mén)活動(dòng)

課程視頻