
摘要:設計基于FPGA的IP-BX電話應用系統(tǒng),用于傳統(tǒng)的電話網(wǎng)絡(PSTN)與PC機之間的接口連接。USB2.0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式,為基于FPGA的嵌入式系統(tǒng)與PC機之間提供數(shù)據(jù)和命令通道,從
對許多包含并行性或可流水化的算法而言,由于裕量連接帶寬可實現(xiàn)用戶自定義的數(shù)據(jù)通路,這樣,邏輯可在一個時鐘周期內(nèi)訪問存儲器或訪問另一個邏輯塊的結(jié)果,從而使FPGA的持續(xù)性能可接近峰值性能。由于固定架構(gòu)具備預先確定的用以實現(xiàn)不同功能的邏輯塊集合,所以可以為FPGA配置支持某種給定算法的最優(yōu)邏輯函數(shù)比例來實現(xiàn)器件資源的最佳利用。
在一個領域中,如果唯一不變的是變化,那么不需要對電子技術和設計方法的發(fā)展變化做多少回顧,就能見證到變化是如何使設計工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應用后,價廉物美的新技術為基于軟件的
摘要:利用現(xiàn)場可編程門陣列(FPGA)設計并實現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理,給出系統(tǒng)設計方法,并推導得到參考頻率與輸出頻率間的關系。DDS具有高穩(wěn)定度,高分辨率和高轉(zhuǎn)換速度,同時利用Ahera公司
摘要:介紹一種基于FPGA技術的時間間隔測量方法,通過分析FPGA的主要技術優(yōu)勢及其在工業(yè)控制領域中所處的重要地位,給出設計時間間隔測量模塊所選用的FPGA器件并進行硬件設計,以及所選用的軟件并進行軟件設計。描述
摘要:提出一個使用FPGA和ARM微控制器實現(xiàn)Profibus-DP主站(1類)通信平臺的解決方案;解析了Profibus-DP通信協(xié)議,重點是令牌輪轉(zhuǎn)協(xié)議;給出了該主站通信平臺的系統(tǒng)構(gòu)建。該通信平臺可以獨立實現(xiàn)Profibus-DP主站(1類)
雷達回波發(fā)生器利用現(xiàn)代仿真技術生成蘊含雷達目標和環(huán)境信息的模擬雷達信號,用來對雷達系統(tǒng)進行性能測試和評估。根據(jù)通用性、靈活性要求,提出了一種基于DSP+FPGA的雷達回波發(fā)生器的設計方法;簡要介紹了設計思想,詳細闡述了系統(tǒng)的硬件組成和軟件設計,并給出了測試結(jié)果并總結(jié)了該雷達回波發(fā)生器的一些優(yōu)點。
摘要:討論了應用移位寄存器在Ahera的FPGA芯片中實現(xiàn)線性和非線性偽隨機序列的方法,該算法基于m序列本原多項式來獲得線性m序列和非線性m子序列移位寄存器的反饋邏輯式。文中給出了以Altera的QuartusⅡ為開發(fā)平臺,并
摘要:ISPl362是飛利浦推出的一款USB可編程控制芯片,其內(nèi)部集成了一個高級主控制器,一個外設控制器,主機和設備控制器兼容USB 2.O協(xié)議,支持12 Mb/s的全速傳輸和1.5 Mb/s的低速傳輸;芯片有三種工作模式,即主
基于FPGA的DDS設計
摘要:設計基于FPGA的IP-BX電話應用系統(tǒng),用于傳統(tǒng)的電話網(wǎng)絡(PSTN)與PC機之間的接口連接。USB2.0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式,為基于FPGA的嵌入式系統(tǒng)與PC機之間提供數(shù)據(jù)和命令通道,從
基于FPGA的嵌入式系統(tǒng)USB接口設計
Altera公司宣布,開始批量發(fā)售Cyclone IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設計用于無線、固網(wǎng)、廣播、工業(yè)和消費類市場等低成本、小型封裝應用。與前一代C
摘要:介紹TDI-CCD的特點、工作原理,根據(jù)項目所使用的TDI-CCD的使用要求,設計一種基于Altera公司的現(xiàn)場可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動時序電路,驅(qū)動時序使用VHDL語言編寫,在QuartusⅡ平臺上進行時序
FPGA和ARM的Profibus-DP主站通信平臺設計
雷達回波發(fā)生器利用現(xiàn)代仿真技術生成蘊含雷達目標和環(huán)境信息的模擬雷達信號,用來對雷達系統(tǒng)進行性能測試和評估。根據(jù)通用性、靈活性要求,提出了一種基于DSP+FPGA的雷達回波發(fā)生器的設計方法;簡要介紹了設計思想,詳細闡述了系統(tǒng)的硬件組成和軟件設計,并給出了測試結(jié)果并總結(jié)了該雷達回波發(fā)生器的一些優(yōu)點。
摘要:本文針對A律13折線法的算法特點,提出一種并行數(shù)據(jù)處理算法,實現(xiàn)了編碼的流水線操作。運用VHDL語言將其在FPGA中實現(xiàn),借助quartus II6.0平臺進行驗證,并對驗證結(jié)果進行分析,評估了系統(tǒng)的性能,證實了該算法的
摘要:基于常用的MEMS慣性器件微型加速度計,介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設計方案,微加速度計的模擬輸出信號經(jīng)A/D芯片轉(zhuǎn)換后由FPGA進行處理和緩存,然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進行顯示和
關鍵字: HD FPGA 監(jiān)控應用解決方案 Altera公司和Apical有限公司宣布,為視頻監(jiān)控攝像機提供世界上第一個高清晰寬動態(tài)范圍(WDR) CMOS圖像傳感器處理解決方案。在內(nèi)華達洲拉斯維加斯3月24號到26號舉行的國際安防大會
采用FPGA的可編程電壓源系統(tǒng)原理及設計