日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

FPGA

關注447人關注
我要報錯
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

  • Altera Cyclone III LS FPGA備受編輯媒體贊譽

    Altera公司宣布，公司的Cyclone III LS FPGA得到了電子行業(yè)編輯們的高度認同。EDN、《嵌入式計算設計》（Embedded Computing Design）以及OpenSystems媒體的編輯對Altera Cyclone III LS FPGA在低功耗、高密度和小外

  • 低功耗FPGA電子系統(tǒng)優(yōu)化方法

    首先與實測系統(tǒng)功耗進行對比，驗證了Xilinx公司ISE軟件包中FPGA功耗估算工具XPower的準確性。然后對FPGA設計中影響系統(tǒng)功耗的幾個相互關聯(lián)的參數(shù)進行取樣，通過軟件估算不同樣點下的系統(tǒng)功耗，找到功耗最低的取樣點，得到最佳設計參數(shù)，從而達到優(yōu)化系統(tǒng)設計的目的。實驗中通過這種方法，在一個FPGA讀寫SRAM的系統(tǒng)中，在單位時間讀寫操作數(shù)固定的條件下，選取了讀寫頻率與讀寫時間占空比這兩個參數(shù)來優(yōu)化系統(tǒng)功耗。最終測試數(shù)據(jù)證明了該方法的正確性。

  • FC-AL系統(tǒng)中FPGA的彈性緩存設計

    一個簡化的異步數(shù)據(jù)通信系統(tǒng)如圖1所示。接收機端從接收到的來自串行鏈路的比特流中提取時鐘信號Clk1，作為其工作時鐘源；而發(fā)送機端采用本地晶振和鎖相環(huán)產(chǎn)生的時鐘Clk2，作為其工作時鐘源。接收機在時鐘Clk1的上升沿把數(shù)據(jù)寫入彈性緩存，發(fā)送機在時鐘Clk2的上升沿從彈性緩存中讀出數(shù)據(jù)，從而實現(xiàn)數(shù)據(jù)的同步。

  • 基于NiosⅡ軟核的車輛牌照識別系統(tǒng)研制

    智能交通管理系統(tǒng)是21 世紀道路交通管理的發(fā)展趨勢。利用網(wǎng)絡和GPRS 通信, 牌照自動識別監(jiān)控系統(tǒng)能夠自動、實時地檢測車輛、識別汽車牌照, 從而實現(xiàn)道路交通智能化管理。由于傳統(tǒng)的PC機+ 算法的設計結構體積大, 不能滿足便攜的要求, 更不適合露天使用; 而采用通用的DSP 芯片組成的系統(tǒng), 外圍電路較復雜, 設計與調(diào)試都要較長的時間, 且系統(tǒng)的可擴展性不好。利用32 位Nios Ⅱ軟核處理器在FPGA 上完成設計, 減小了系統(tǒng)的體積, 而且在PC機上開發(fā)的程序可移植到Nios Ⅱ處理器上, 實現(xiàn)了片上系統(tǒng)。采用Nios Ⅱ處理器的自定義指令, 用硬件實現(xiàn)部分算法, 大大提高了數(shù)據(jù)的處理速度, 保證了較好的實時性。在外圍電路不變的情況下, 通過更新FPGA 內(nèi)部的電路設計, 能使系統(tǒng)功能升級和增強。下面介紹一種基于Nios Ⅱ軟核的車輛牌照識別系統(tǒng)的自行研制。

  • 基于FPGA的掃頻信號源的研究與設計

    介紹掃頻電路和DDS技術的原理，利用FPGA設計一個以DDS技術為基礎的掃頻信號源，給出用Verilog語言編程的實現(xiàn)方案和實現(xiàn)電路。并通過采用流水線技術提高了相位累加器的運算速度，通過改進ROM壓縮算法以減小存儲器的容量，完成了對整個系統(tǒng)的優(yōu)化設計。運用QuartusⅡ軟件仿真驗證了程序設計的正確性，最終在硬件電路上實現(xiàn)了該掃頻信號源。

  • 基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設計

    介紹了基于SOPC技術的嵌入式數(shù)字圖像處理系統(tǒng)的設計方法，該系統(tǒng)以Alteral公司的Nios嵌入式軟件處理器為核心來分別對圖像的采集、存儲，圖像處理，顯示等功能模塊進型結構設計，最后把處理數(shù)據(jù)通過網(wǎng)絡發(fā)送到接收端，從而完成了利用嵌入式系統(tǒng)和Internet技術的信息溝通。

  • 理解FPGA 中的壓穩(wěn)態(tài)

    理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導致設計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重點是對結果造成影響的各種器件和設計參數(shù)。 引言 當信號在不相關或者異步時鐘域

  • 在40G/100G 應用中使用10-Gbps收發(fā)器

    本白皮書介紹向100G 接口過渡的關鍵推動力量，以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎設備。Stratix IV

  • 28nm下求變革，Altera三大技術創(chuàng)新欲開啟FPGA新時代

    “市場對于高帶寬的需求越來越迫切，傳統(tǒng)摩爾定律顯然無法完全解決現(xiàn)階段的問題。高帶寬，低功耗，小面積。。?！?Altera公司產(chǎn)品及企業(yè)市場副總裁Vince Hu指出，“Altera正在試圖用全新的方式來改變這一切”。事實上

  • 采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實現(xiàn)創(chuàng)新設計

    人們對寬帶服務的帶寬要求越來越高，促使芯片供應商使用更多的高速串行收發(fā)器。因此，下一代應用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設備中集成了多種協(xié)議和服務。以太網(wǎng)等迅速發(fā)展的標準以及對提高

  • 基于CAN核的四冗余通信板設計與仿真

    本文設計的CAN總線通信板完成了PC／104與CAN總線的通信轉(zhuǎn)換，改變了傳統(tǒng)的應用CAN控制器加外部控制器的設計方法，在設計CAN核的基礎上，將通信板中所有數(shù)字信號處理部分都放在FPGA內(nèi)部來實現(xiàn)，使通信速度得到很大提高。無論是在傳輸速率還是在抗干擾、抗震性等方面，CAN核應用的綜合性能都得到了很大的提高。

  • Altera Cyclone III LS FPGA受媒體贊譽

    Altera公司宣布，公司的Cyclone III LS FPGA得到了電子行業(yè)編輯們的高度認同。EDN、《嵌入式計算設計》（Embedded Computing Design）以及OpenSystems媒體的編輯對Altera® Cyclone III LS FPGA在低功耗、高密度和

  • Altera 發(fā)布28-nm FPGA技術創(chuàng)新

    Altera公司宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術：嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器，這些技術將極大的提高下一代Altera FPGA的密度和I/O性能，并進一步鞏固相對于ASIC和

  • 基于NiosⅡ軟核的車輛牌照識別系統(tǒng)研制

    智能交通管理系統(tǒng)是21 世紀道路交通管理的發(fā)展趨勢。利用網(wǎng)絡和GPRS 通信, 牌照自動識別監(jiān)控系統(tǒng)能夠自動、實時地檢測車輛、識別汽車牌照, 從而實現(xiàn)道路交通智能化管理。由于傳統(tǒng)的PC機+ 算法的設計結構體積大, 不能滿足便攜的要求, 更不適合露天使用; 而采用通用的DSP 芯片組成的系統(tǒng), 外圍電路較復雜, 設計與調(diào)試都要較長的時間, 且系統(tǒng)的可擴展性不好。利用32 位Nios Ⅱ軟核處理器在FPGA 上完成設計, 減小了系統(tǒng)的體積, 而且在PC機上開發(fā)的程序可移植到Nios Ⅱ處理器上, 實現(xiàn)了片上系

  • 基于NiosⅡ軟核的車輛牌照識別系統(tǒng)研制

    基于NiosⅡ軟核的車輛牌照識別系統(tǒng)研制

  • Camera Link協(xié)議和FPGA的數(shù)字圖像信號源設計

    Camera Link協(xié)議和FPGA的數(shù)字圖像信號源設計

  • 基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設計

    基于FPGA和MB86S02的數(shù)字圖像處理系統(tǒng)設計

  • 在40G/100G 應用中使用10-Gbps收發(fā)器

    本白皮書介紹向100G 接口過渡的關鍵推動力量，以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎設備。Stratix IV

  • 采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實現(xiàn)創(chuàng)新設計

    人們對寬帶服務的帶寬要求越來越高，促使芯片供應商使用更多的高速串行收發(fā)器。因此，下一代應用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設備中集成了多種協(xié)議和服務。以太網(wǎng)等迅速發(fā)展的標準以及對提高

  • 波音787客機采用Actel低功耗FPGA

    愛特公司(Actel Corporation)宣布，其低功耗ProASIC3 和 ProASICPLUS FPGA系列已被波音全新787 夢幻型 (Dreamliner) 商用客機的飛行關鍵性應用所選用。這款商用飛機于2009年12月15日成功地完成了首次試飛，而客機內(nèi)