FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)

0 引言數(shù)字信號(hào)處理主要研究采用數(shù)字序列或符號(hào)序列表示信號(hào)，并用數(shù)字計(jì)算方法對這些序列進(jìn)行處理，以便把信號(hào)變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號(hào)處理中，最常用的變換方法就是離散傅里葉變換(DFT)，

數(shù)字電源
2009-12-21

FPGA FFT處理器 BSP RAM
基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

針對某恒溫箱控制系統(tǒng)中存在的非線性、時(shí)變等特點(diǎn)，結(jié)合傳統(tǒng)PID與現(xiàn)代模糊控制理論，以EP1C12型FP-GA為核心控制器，采用模塊化思想，設(shè)計(jì)并實(shí)現(xiàn)溫度模糊自適應(yīng)PID控制。實(shí)際運(yùn)行結(jié)果表明，采用該方法可明顯改善控制效果，在簡化設(shè)計(jì)的同時(shí)，也可提高系統(tǒng)的運(yùn)算速度和可靠性。

工業(yè)控制
2009-12-21

溫度模糊自適應(yīng)PID 自適應(yīng)PID控制器 FPGA
基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

設(shè)計(jì)基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動(dòng)顯示方式和IP核設(shè)計(jì)方法，給出8段數(shù)碼管動(dòng)態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動(dòng)程序。此IP核可例化成1～8個(gè)共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計(jì)中。

模擬
2009-12-21

數(shù)碼管動(dòng)態(tài)顯示 IP核 FPGA BSP
運(yùn)動(dòng)控制和混合信號(hào)FPGA

　　隨著電子元件的性能和集成度不斷提高而價(jià)格卻不斷降低，電子控制單元的發(fā)展正一日千里。隨著各種技術(shù)和應(yīng)用大量涌現(xiàn)，從家電領(lǐng)域到工業(yè)自動(dòng)化生產(chǎn)線，大家關(guān)注的重點(diǎn)還是在增加設(shè)計(jì)和提高電源效率的同時(shí)能減少設(shè)

數(shù)字電源
2009-12-20

混合信號(hào) 運(yùn)動(dòng)控制 FPGA BSP
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)

　一、前言 ?　　本文提到的控制系統(tǒng)控制通信設(shè)備的正常工作，是整個(gè)通信設(shè)備的重要組成部分。該控制系統(tǒng)要實(shí)現(xiàn)的功能為: 接收外來的信息、實(shí)時(shí)采集輸入的信號(hào),控制設(shè)備的工作狀態(tài)、參數(shù)、頻率、電壓及完成設(shè)備的故

數(shù)字電源
2009-12-18

DSP 控制系統(tǒng) 系統(tǒng)方案 FPGA
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)

一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)

嵌入式教程
2009-12-18

DSP 控制系統(tǒng) 系統(tǒng)方案 FPGA
基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

嵌入式軟件
2009-12-18

溫度模糊自適應(yīng)PID 自適應(yīng)PID控制器 FPGA
基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

設(shè)計(jì)基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核，介紹8段數(shù)碼管內(nèi)部結(jié)構(gòu)及其驅(qū)動(dòng)顯示方式和IP核設(shè)計(jì)方法，給出8段數(shù)碼管動(dòng)態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅(qū)動(dòng)程序。此IP核可例化成1～8個(gè)共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個(gè)數(shù)碼管同時(shí)顯示數(shù)字和小數(shù)點(diǎn)位。測試結(jié)果表明，該IP核工作可靠、穩(wěn)定，可直接應(yīng)用于電子設(shè)計(jì)中。

數(shù)字電源
2009-12-18

數(shù)碼管動(dòng)態(tài)顯示 IP核 FPGA BSP
基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

嵌入式軟件
2009-12-18

數(shù)碼管動(dòng)態(tài)顯示 IP核 FPGA BSP
基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商

電子設(shè)計(jì)自動(dòng)化
2009-12-18

游戲機(jī) 隨機(jī)數(shù)發(fā)生器 FPGA BSP
基于FPGA的AGWN信號(hào)生成器

在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí)，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計(jì)思路，將AGWN信號(hào)分成若干模塊，最終使用Verilog硬件描述語言，完成了通信

電子設(shè)計(jì)自動(dòng)化
2009-12-17

信號(hào) 時(shí)序 FPGA BSP
基于FPGA的簡易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

0 引言高速數(shù)字化采集技術(shù)和FPGA技術(shù)的發(fā)展已經(jīng)對傳統(tǒng)測試儀器產(chǎn)生了深刻的影響。數(shù)字存儲(chǔ)示波器(DS0)是模擬示波器技術(shù)、數(shù)字化測量技術(shù)、計(jì)算機(jī)技術(shù)的綜合產(chǎn)物，他主要以微處理器、數(shù)字存儲(chǔ)器、A／D轉(zhuǎn)換器和D

電子設(shè)計(jì)自動(dòng)化
2009-12-16

數(shù)字存儲(chǔ)示波器 AD FPGA BSP
基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)設(shè)計(jì)

O 引言作戰(zhàn)系統(tǒng)時(shí)間的統(tǒng)一同步(時(shí)統(tǒng))的重要性越來越得到重視，只有保證整個(gè)系統(tǒng)處在同一時(shí)間的基準(zhǔn)上，才能實(shí)現(xiàn)真正意義上的以網(wǎng)絡(luò)為中心的信息戰(zhàn)、以精確制導(dǎo)武器系統(tǒng)對抗和以協(xié)同作戰(zhàn)方式為主的現(xiàn)代化戰(zhàn)爭。

電子設(shè)計(jì)自動(dòng)化
2009-12-16

CPU 寄存器 FPGA BSP
FPGA在步進(jìn)電機(jī)控制中的應(yīng)用

步進(jìn)電機(jī)是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)行機(jī)構(gòu)?？梢酝ㄟ^控制脈沖數(shù)來控制步進(jìn)電機(jī)的角位移量，從而達(dá)到準(zhǔn)確定位的目的，同時(shí)可以通過控制脈沖頻率來控制電機(jī)的速度和加速度，從而達(dá)到調(diào)速的目的。由于步進(jìn)電機(jī)

通信技術(shù)
2009-12-16

驅(qū)動(dòng)器步進(jìn)電機(jī)控制 FPGA BSP
基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計(jì)

0 前言隨著計(jì)算機(jī)和半導(dǎo)體技術(shù)的發(fā)展，LED大屏幕顯示系統(tǒng)成為集計(jì)算機(jī)控制、視頻、光電子、微電子、通信、數(shù)字圖像處理技術(shù)為一體的顯示設(shè)備。目前LED大屏幕顯示器向更高亮度、更高耐氣候性、更高的發(fā)光均勻性

電子設(shè)計(jì)自動(dòng)化
2009-12-16

ARM 顯示器大屏幕顯示 FPGA
三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點(diǎn)和難點(diǎn)，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預(yù)處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特

數(shù)字電源
2009-12-16

DSP 信息處理三維圖像 FPGA
三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

嵌入式教程
2009-12-16

DSP 信息處理三維圖像 FPGA
仿真器并非萬能之神

現(xiàn)在已經(jīng)到了關(guān)鍵時(shí)刻。我們已經(jīng)確定了電路板的設(shè)計(jì)原型，現(xiàn)正送回實(shí)驗(yàn)室進(jìn)行測試。由于后期規(guī)格更改，以及在布線后信號(hào)完整性分析過程中發(fā)現(xiàn)的問題，這個(gè)項(xiàng)目比原計(jì)劃滯后了兩周。這對我而言并非壞事，因?yàn)檎f實(shí)

數(shù)字電源
2009-12-15

仿真器仿真 FPGA BSP
仿真器并非萬能之神

仿真器并非萬能之神

嵌入式教程
2009-12-15

仿真器仿真 FPGA BSP
基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

可編程邏輯器件FPGA以其開發(fā)周期短、成本低、功耗低、可靠性高等優(yōu)勢，廣泛應(yīng)用于通信、航空、醫(yī)療等領(lǐng)域，近年來在消費(fèi)電子領(lǐng)域中的應(yīng)用也日漸增加。為進(jìn)一步挖掘FPGA在家庭娛樂如游戲機(jī)開發(fā)與應(yīng)用中的巨大商

數(shù)字電源
2009-12-15

游戲機(jī) 隨機(jī)數(shù)發(fā)生器 FPGA BSP

首頁上一頁 294 295 296 297 298 299 300 301 302 303 下一頁尾頁

FPGA

基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

運(yùn)動(dòng)控制和混合信號(hào)FPGA

一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)

一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)

基于FPGA的溫度模糊自適應(yīng)PID控制器的設(shè)計(jì)

基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

基于FPGA的8段數(shù)碼管動(dòng)態(tài)顯示IP核設(shè)計(jì)

基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

基于FPGA的AGWN信號(hào)生成器

基于FPGA的簡易數(shù)字存儲(chǔ)示波器設(shè)計(jì)

基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)設(shè)計(jì)

FPGA在步進(jìn)電機(jī)控制中的應(yīng)用

基于ARM+FPGA的大屏幕顯示器控制系統(tǒng)設(shè)計(jì)

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

三維圖像信息處理FPGA+DSP核心架構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)

仿真器并非萬能之神

仿真器并非萬能之神

基于FPGA“乒乓球比賽游戲機(jī)”的設(shè)計(jì)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻