
摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號處理業(yè)務(wù)所需的一種專用設(shè)備平臺。平臺基本方案的主要部分是采用DSP+FPGA混用設(shè)計(jì)的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計(jì)選擇開放式的Compact PCI總線作為基
Altium 繼續(xù)為電子產(chǎn)品設(shè)計(jì)人員擴(kuò)大器件選項(xiàng)。目前,最新版 Altium Designer 可提供 Xilinx Spartan-6 器件系列的全面支持。 電子設(shè)計(jì)人員可針對首選的FPGA(目前,Altium Designer 可支持 60 多款 FPGA產(chǎn)品),或各
摘要:目前高速公路上由于車道偏離而導(dǎo)致的交通事故造成了巨大的損失,從而使得車道偏離預(yù)警系統(tǒng)的研究成為了社會的一大熱點(diǎn)。本文基于DSP 計(jì)算和FPGA 計(jì)算,構(gòu)造出一套基于視覺的車道偏離預(yù)警系統(tǒng)。本文給出了系
3D電視無疑是2010年國際消費(fèi)性電子展(CES)中引發(fā)最多討論的話題之一。但在市場尚未起飛之前,由于晶片供應(yīng)商必須審慎評估市場風(fēng)險(xiǎn),因此不管是標(biāo)準(zhǔn)產(chǎn)品或客制化解決方案的選擇均相當(dāng)有限,從而讓現(xiàn)場可編程閘陣列(FP
RF Engines公司的ChannelCore64使設(shè)計(jì)者能夠用一個可對FPGA編程的IP核來替代多達(dá)16個DDC(直接下變頻器)ASIC,可顯著減少PCB面積,降低功耗而且增加靈活性。和原來的方法相比,新方法是降低成本的典型代表,隨著通
Altium 繼續(xù)為電子產(chǎn)品設(shè)計(jì)人員擴(kuò)大器件選項(xiàng)。目前,最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。電子設(shè)計(jì)人員可針對首選 的FPGA(目前,Altium Designer 可支持 60 多款 FPGA產(chǎn)品),
介紹使用現(xiàn)代EDA手段設(shè)計(jì)核物理實(shí)驗(yàn)常用儀器——定標(biāo)器的原理和實(shí)現(xiàn)方法。新的定標(biāo)器利用FPGA技術(shù)對系統(tǒng)中大量電路進(jìn)行集成,結(jié)合AT89C51單片機(jī)進(jìn)行控制和處理,并增加數(shù)據(jù)存儲功能和RS232接口,實(shí)現(xiàn)與PC機(jī)通
1 引 言 直接數(shù)字頻率合成技術(shù)(Direct DigitalFrequencySynthesis,即DDFS,一般簡稱DDS)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。近年來,技術(shù)和器件水平不斷發(fā)展,這使DDS合成技術(shù)也得到
引言 在高速源同步應(yīng)用中,時(shí)鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時(shí)鐘恢復(fù)方法是利用數(shù)字時(shí)鐘模塊(DCM、)產(chǎn)生的多相位時(shí)鐘對輸入的數(shù)據(jù)進(jìn)行過采樣。但是由于DCM的固有抖動,在頻率很高時(shí),利用DCM作為一種數(shù)據(jù)恢復(fù)的
引 言 FPGA廣泛應(yīng)用在電子通信領(lǐng)域,其安全性引起了注意,本文針對安全配置提出了解決方案?! ‖F(xiàn)場可編程門陣列FPGA(Field Programmablc Gate Array)是基于門陣列方式為用戶提供可編程資源的,其內(nèi)部邏輯結(jié)構(gòu)的
1 引言 隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展,語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中,壓縮后的語音數(shù)據(jù)有些存儲在硬盤中,有些存儲在帶有掉電保護(hù)功能的RAM或FL
引言 圖像邊緣檢測是圖像處理的一項(xiàng)基本技術(shù),在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個難題。雖然DSP具備指令流水線特性和很高的處理速度,但其速度仍然很受限制,而利用高速可編
哈哈,前一個項(xiàng)目終于完成了,費(fèi)了那么多天的勁,確實(shí)也找到了一些設(shè)計(jì)上的缺陷和不合理的地方,在代碼中也找到了幾個BUG.呵呵. 現(xiàn)在將我在FPGA部分設(shè)計(jì)的一點(diǎn)心得記錄下來. 故障情況: 外部EEPROM存儲器在設(shè)備上電過程
從研一開始接觸FPGA,剛開始接觸的時(shí)候,認(rèn)為很簡單,不就是寫寫代碼就okey了嗎?所以混混諤諤地度過了3個月,因?yàn)閯傞_始的時(shí)候接觸的時(shí)比較簡單的算法,所以對設(shè)計(jì)的時(shí)序和性能要求不是很高,寫寫代碼完全就可以了
1 引言 大多數(shù)非FPGA類型的、高密度IC(如CPU)對去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務(wù)而設(shè)計(jì),所以其電源電流需求是固定的,僅在一定范圍內(nèi)有所波動。 然而,F(xiàn)PGA不具備這種
1 引 言由于雷達(dá)所處的環(huán)境的復(fù)雜性,除了地物、云雨、鳥群等干擾外,還可能來自臨近的雷達(dá)異步干擾、電臺干擾等。所有的干擾,經(jīng)過接收機(jī)進(jìn)入信號處理機(jī),雖然經(jīng)過了中頻信號的處理,但還可能有殘余。因
1 引 言 直接數(shù)字頻率合成技術(shù)(Direct DigitalFrequencySynthesis,即DDFS,一般簡稱DDS)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。近年來,技術(shù)和器件水平不斷發(fā)展,這使DDS合成技術(shù)也得到
摘要:溫度的監(jiān)測與控制,對于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個溫度采集控制器,用于傳感器和上位機(jī)的連接,并采用微軟公司的Visu
摘 要 介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲的方法,并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存,能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。 關(guān)鍵詞 FPGA;DSP;硬盤;數(shù)據(jù)存儲 1 引言 數(shù)據(jù)存儲是數(shù)據(jù)采集過程中
引 言 FPGA廣泛應(yīng)用在電子通信領(lǐng)域,其安全性引起了注意,本文針對安全配置提出了解決方案。 現(xiàn)場可編程門陣列FPGA(Field Programmablc Gate Array)是基于門陣列方式為用戶提供可編程資源的,其內(nèi)部邏輯結(jié)構(gòu)的