FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計

1、引言重離子加速器冷卻儲存環(huán)（HIRFL—CSR）是國家“九五”期間重點(diǎn)工程，主要是由主環(huán)CSRm和實驗環(huán)CSRe組成，可以實現(xiàn)對重離子的同步加速、冷卻和儲存。磁鐵與電源組成加速器的磁場系統(tǒng)，用來產(chǎn)生約束磁場。

電子設(shè)計自動化
2009-12-02

FPGA 數(shù)字電源模塊設(shè)計控制模塊
基于DSP和FPGA的三相異步電機(jī)矢量伺服系統(tǒng)

本文所研究的交流伺服系統(tǒng)，充分利用DSP和FPGA的外圍電路和控制接口，簡化了硬件設(shè)計，同時在軟件設(shè)計中采用模塊化方法方便復(fù)雜程序的編寫。實驗結(jié)果顯示該系統(tǒng)具有良好的控制性能。隨著工業(yè)生產(chǎn)中不斷增長的高精度、高可靠性的需求，交流伺服系統(tǒng)的應(yīng)用將越來越廣泛。

模擬
2009-12-02

DSP 伺服系統(tǒng) 三相異步電機(jī) FPGA
基于EP2SGX系列FPGA的PCI接口設(shè)計

0 引言在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無法適應(yīng)高速數(shù)據(jù)傳輸?shù)囊蟆６鳳CI局部總線以其高性能、低成本、使用方便和適應(yīng)性等優(yōu)點(diǎn)成為大多數(shù)系統(tǒng)的主流總線。其中常用的

電子設(shè)計自動化
2009-12-02

接口設(shè)計 BSP PCI接口 FPGA
Altera Stratix IVFPGA助推XDI dbX分析平臺

Altera公司宣布，XtremeData有限公司下一代dbX系列數(shù)據(jù)庫平臺設(shè)計采用了高性能Stratix® IV FPGA，該系列專門用于對大型數(shù)據(jù)庫進(jìn)行全面分析和研究。 dbX是含有分析系統(tǒng)所有組件的全集成平臺，包括，存儲、計算

電子設(shè)計自動化
2009-12-02

Altera EDA STRATIX FPGA
FPGA與ADSP TS201的總線接口設(shè)計

在雷達(dá)信號處理、數(shù)字圖像處理等領(lǐng)域中，信號處理的實時性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實時信號處理系統(tǒng)的應(yīng)用越來越廣泛。ADI公司的

數(shù)字電源
2009-12-01

接口設(shè)計總線接口 ADSP FPGA
基于AD9852的基準(zhǔn)源設(shè)計

0 引言直接數(shù)字頻率合成(DD6)是一種以固定的精確時鐘源為基準(zhǔn)，利用數(shù)字處理模塊產(chǎn)生頻率和相位均可調(diào)的輸出信號的技術(shù)。隨著超大規(guī)模集成電路和微電子技術(shù)的發(fā)展，現(xiàn)代高性能、高集成度和小體積的DDS產(chǎn)品正

數(shù)字電源
2009-12-01

DDS AD9852 BSP FPGA
Altera Stratix IVFPGA助推XDI dbX分析平臺

Altera Stratix IVFPGA助推XDI dbX分析平臺

嵌入式軟件
2009-11-30

Altera EDA STRATIX FPGA
Jointwave展示H.264 IP Core for Xilinx FPGA方案

Jointwave公司是全球領(lǐng)先的FPGA/ASIC 多媒體IP Core 設(shè)計服務(wù)公司和日本最大FPGA/AISC IP分銷商。SPINNAKER SYSTEMS 聯(lián)合推廣 H.264 for FPGA/ASIC IP on Altera Cyclone III FPGA平臺實時演示在InterBEE2009 (Alter

消費(fèi)電子
2009-11-30

Xilinx FOR CORE FPGA
采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的實現(xiàn)

采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的實現(xiàn)

嵌入式軟件
2009-11-30

傳感器線性 SOPC FPGA
基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計

1、引言重離子加速器冷卻儲存環(huán)（HIRFL—CSR）是國家“九五”期間重點(diǎn)工程，主要是由主環(huán)CSRm和實驗環(huán)CSRe組成，可以實現(xiàn)對重離子的同步加速、冷卻和儲存。磁鐵與電源組成加速器的磁場系統(tǒng)，用來產(chǎn)生約束磁場。

數(shù)字電源
2009-11-30

FPGA 數(shù)字電源模塊設(shè)計控制模塊
基于DSP和FPGA的三相異步電機(jī)矢量伺服系統(tǒng)

本文所研究的交流伺服系統(tǒng)，充分利用DSP和FPGA的外圍電路和控制接口，簡化了硬件設(shè)計，同時在軟件設(shè)計中采用模塊化方法方便復(fù)雜程序的編寫。實驗結(jié)果顯示該系統(tǒng)具有良好的控制性能。隨著工業(yè)生產(chǎn)中不斷增長的高精度、高可靠性的需求，交流伺服系統(tǒng)的應(yīng)用將越來越廣泛。

數(shù)字電源
2009-11-29

DSP 伺服系統(tǒng) 三相異步電機(jī) FPGA
基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)的設(shè)計

合成孔徑雷達(dá)成像算法中較為成熟和應(yīng)用廣泛的算法主要有距離-多普勒(R-D)算法和線性調(diào)頻變標(biāo)(CS)算法。R-D算法復(fù)雜度相對較低，運(yùn)算比較簡單，雖然其成像質(zhì)量并不高，但是相比對穩(wěn)定性、存儲空間、功耗與實時性

電子設(shè)計自動化
2009-11-27

雷達(dá)成像脈沖壓縮 BSP FPGA
基于CPCI總線的通用FPGA信號處理板的設(shè)計

隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對雷達(dá)技術(shù)的需求，系統(tǒng)對雷達(dá)信號處理的要求也越來越高，需要實時處理更加龐大的數(shù)據(jù)。先進(jìn)的雷達(dá)信號處理設(shè)備不僅要求性能高、功能多樣化，而且要求信號處理設(shè)備

電子設(shè)計自動化
2009-11-27

信號處理板 BSP CPCI總線 FPGA
基于CPCI總線的通用FPGA信號處理板的設(shè)計

隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對雷達(dá)技術(shù)的需求，系統(tǒng)對雷達(dá)信號處理的要求也越來越高，需要實時處理更加龐大的數(shù)據(jù)。先進(jìn)的雷達(dá)信號處理設(shè)備不僅要求性能高、功能多樣化，而且要求信號處理設(shè)備

數(shù)字電源
2009-11-25

信號處理板 BSP CPCI總線 FPGA
基于FPGA的遠(yuǎn)程圖像采集系統(tǒng)設(shè)計

引言　　圖像信息的獲取和傳輸是圖像處理系統(tǒng)的重要組成部分，直接影響圖像處理系統(tǒng)的性能。圖像信息的采集包括對圖像數(shù)據(jù)、各種附帶參數(shù)信息以及狀態(tài)控制信號的采集，一般圖像信號和狀態(tài)參數(shù)信號以及控制信號是獨(dú)立

電子設(shè)計自動化
2009-11-24

系統(tǒng)設(shè)計圖像采集系統(tǒng) 遠(yuǎn)程圖像 FPGA
基于Actel FPGA的PWM IP的應(yīng)用

　脈沖寬度調(diào)制(PWM)是英文“Pluse Width Modulation”的縮寫，簡稱脈寬調(diào)制。它是利用微處理器的數(shù)字輸出來對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，根據(jù)相應(yīng)的載荷的變化來調(diào)制晶體管柵極或基極的偏置，來實現(xiàn)開關(guān)

電子設(shè)計自動化
2009-11-24

ACTEL IP PWM FPGA
基于FPGA二次群分接器的實現(xiàn)

1．引言為了提高傳輸速率，擴(kuò)大通信容量，減少信道數(shù)量，通常把多路信號復(fù)用成一路信號進(jìn)行傳輸。在多種復(fù)用方式中，時分復(fù)用是一種常用的方式。時分復(fù)用是多路信號按照時間間隔共享一路信道進(jìn)行傳輸。復(fù)接是

工業(yè)控制
2009-11-24

脈沖 BSP HZ FPGA
Spansion MirrorBi為經(jīng)Xilinx Spartan-6 FPGA驗證的配置解決方案提供

Spansion公司宣布：其MirrorBit 閃存現(xiàn)已可作為經(jīng)賽靈思（Xilinx）Spartan-6 FPGA系列驗證的配置解決方案提供。Spansion提供了一個MirrorBit Multi-I/O閃存附加模塊，它與賽靈思的Spartan-6評估和開發(fā)工具兼容，使得

電子設(shè)計自動化
2009-11-24

Xilinx SPANSION SPARTAN-6 FPGA

首頁上一頁 297 298 299 300 301 302 303 304 305 306 下一頁尾頁

FPGA

基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計

基于DSP和FPGA的三相異步電機(jī)矢量伺服系統(tǒng)

基于EP2SGX系列FPGA的PCI接口設(shè)計

Altera Stratix IVFPGA助推XDI dbX分析平臺

FPGA與ADSP TS201的總線接口設(shè)計

基于AD9852的基準(zhǔn)源設(shè)計

Altera Stratix IVFPGA助推XDI dbX分析平臺

Jointwave展示H.264 IP Core for Xilinx FPGA方案

采用FPGA的SOPC技術(shù)研究了傳感器非線性軟件校正的實現(xiàn)

基于TMS320C6713和FPGA的數(shù)字電源控制模塊設(shè)計

基于DSP和FPGA的三相異步電機(jī)矢量伺服系統(tǒng)

基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)的設(shè)計

基于CPCI總線的通用FPGA信號處理板的設(shè)計

基于CPCI總線的通用FPGA信號處理板的設(shè)計

基于FPGA的遠(yuǎn)程圖像采集系統(tǒng)設(shè)計

基于Actel FPGA的PWM IP的應(yīng)用

基于FPGA二次群分接器的實現(xiàn)

Spansion MirrorBi為經(jīng)Xilinx Spartan-6 FPGA驗證的配置解決方案提供

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻