FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

ARM首席技術(shù)官：功耗問題下的“硅黑暗時代”（圖）

若沒有進(jìn)一步創(chuàng)新，設(shè)計師們將有可能在2020年迎來“黑暗”的硅世紀(jì)。能耗無法支撐設(shè)計出的高密度芯片。ARM公司首席技術(shù)官M(fèi)ike Muller在主要討論FPGA和上網(wǎng)本未來的ARM年度技術(shù)大會上這么警告說。他在演講中說，10年

消費(fèi)電子
2009-10-28

ARM Xilinx FPGA PSOC
基于FPGA的多通道串行A/D轉(zhuǎn)換器的控制器設(shè)計

基于FPGA的多通道串行A/D轉(zhuǎn)換器的控制器設(shè)計

嵌入式軟件
2009-10-27

控制器設(shè)計 A/D轉(zhuǎn)換器 A／D轉(zhuǎn)換器 FPGA
基于FPGA的高速時鐘數(shù)據(jù)恢復(fù)電路的實現(xiàn)

0 引言時鐘數(shù)據(jù)恢復(fù)電路是高速收發(fā)器的核心模塊，而高速收發(fā)器是通信系統(tǒng)中的關(guān)鍵部分。隨著光纖在通信中的應(yīng)用，信道可以承載的通信速率已經(jīng)可以達(dá)到GHz，從而使得接收端的接收速率成為限制通信速率的主要瓶頸

電子設(shè)計自動化
2009-10-23

時鐘電路 BSP FPGA
基于ARM+FPGA的真空凍干控制系統(tǒng)設(shè)計

0 引言冷凍干燥技術(shù)自1980年代在我國興起以來已取得長足發(fā)展，并已廣泛應(yīng)用于食品、低溫和真空等科學(xué)領(lǐng)域，基于一些食品和藥品加工行業(yè)的工藝需要，真空冷凍干燥技術(shù)需要迅速應(yīng)用與推廣?？刂葡到y(tǒng)對物料的加工

電子設(shè)計自動化
2009-10-23

控制系統(tǒng)設(shè)計 BSP ARM FPGA
基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計

針對大地電磁探測系統(tǒng)的特點(diǎn),設(shè)計了以FPGA為核心處理器的多通道高分辨率電磁數(shù)據(jù)采集系統(tǒng)，解決了五路24位ADC芯片ADS1255與ARM之間接口復(fù)雜、難以實現(xiàn)的問題。詳細(xì)介紹了FPGA邏輯設(shè)計的模塊劃分和具體實現(xiàn)。本方案外圍電路結(jié)構(gòu)簡單可靠，易于擴(kuò)展，實現(xiàn)了采集系統(tǒng)的高性能和高可靠性，特別適用于多通道高精度的數(shù)據(jù)采集系統(tǒng)。

模擬
2009-10-23

系統(tǒng)設(shè)計數(shù)據(jù)采集系統(tǒng) 多通道數(shù)據(jù)采集 FPGA
集成11.3-Gbps收發(fā)器的FPGA(Altera)

Altera公司宣布，開始量產(chǎn)發(fā)售Stratix® IV GT EP4S100G2 FPGA，這是業(yè)界首款集成了11.3-Gbps收發(fā)器的FPGA。Stratix IV GT FPGA是目前唯一滿足100G以太網(wǎng)(GbE)和100G光傳送網(wǎng)(OTN)下一代成幀器、MAC、橋接和交換

電子設(shè)計自動化
2009-10-22

Altera 收發(fā)器 GBPS FPGA
基于虛擬圖像注入的目標(biāo)模擬器設(shè)計

提出了一種新的基于虛擬圖像注入的目標(biāo)模擬器的研究方法。該方法基于速度追蹤原理。模擬器從主控計算機(jī)獲得跟蹤設(shè)備及目標(biāo)的參數(shù)，用DSP產(chǎn)生圖像數(shù)據(jù)，F(xiàn)PGA控制圖像時序，最后通過Camera Link接口將目標(biāo)跟蹤的圖像數(shù)據(jù)發(fā)送出去，完成對目標(biāo)捕獲及跟蹤的模擬訓(xùn)練過程。給出了軟、硬件實現(xiàn)的方案和結(jié)構(gòu)。跟蹤捕獲過程可以達(dá)到目標(biāo)場景的全景性和實時性，能夠滿足光電跟瞄設(shè)備的運(yùn)行維護(hù)與操作訓(xùn)練要求。

模擬
2009-10-22

圖像數(shù)據(jù) 目標(biāo)模擬器 BSP FPGA
賽靈思結(jié)盟ARM，共同拓展FPGA架構(gòu)

全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx)與ARM公司宣布正式開展合作，在賽靈思FPGA中應(yīng)用ARM處理器與互聯(lián)技術(shù)。賽靈思公司目前已經(jīng)開始采用ARM Cortex處理器IP，利用性能優(yōu)化的ARM數(shù)字單元庫(cell library

消費(fèi)電子
2009-10-22

生態(tài)系統(tǒng) 賽靈思 ARM FPGA
基于DSP與FPGA的運(yùn)動控制器設(shè)計

設(shè)計了一種基于DSP和FPGA的四軸伺服電機(jī)運(yùn)動控制器，該控制器選用DSP與FPGA作為核心部件。針對運(yùn)動控制中的一些具體問題，如高速、高精度、實時控制等，規(guī)劃了DSP的功能擴(kuò)展,在FPGA上設(shè)計了功能相互獨(dú)立的四軸運(yùn)動控制電路。該電路接收和處理4路編碼器反饋信號；可以處理原點(diǎn)、正負(fù)方向、到位以及急停等數(shù)字量輸入信號；提供16路數(shù)字輸入輸出信號作為系統(tǒng)一般功能擴(kuò)充使用；具有較高的集成度和靈活性。

工業(yè)控制
2009-10-21

DSP 運(yùn)動控制器控制器設(shè)計 FPGA
選擇合適的FPGA千兆位收發(fā)器至關(guān)重要

選擇合適的千兆位收發(fā)器（GT）是通信和實時處理領(lǐng)域尤其需要重點(diǎn)考慮的設(shè)計事項，但特定的市場領(lǐng)域可能會存在太多的標(biāo)準(zhǔn)、協(xié)議或使用模型。有時針對某一種應(yīng)用就會涉及到好幾種標(biāo)準(zhǔn)，為了選擇最適合的千兆位收發(fā)器，必須對各種協(xié)議的最新發(fā)展情況了如指掌。

電子設(shè)計自動化
2009-10-20

收發(fā)器 MAC CORE FPGA
基于虛擬圖像注入的目標(biāo)模擬器設(shè)計

提出了一種新的基于虛擬圖像注入的目標(biāo)模擬器的研究方法。該方法基于速度追蹤原理。模擬器從主控計算機(jī)獲得跟蹤設(shè)備及目標(biāo)的參數(shù)，用DSP產(chǎn)生圖像數(shù)據(jù)，F(xiàn)PGA控制圖像時序，最后通過Camera Link接口將目標(biāo)跟蹤的圖像數(shù)據(jù)發(fā)送出去，完成對目標(biāo)捕獲及跟蹤的模擬訓(xùn)練過程。給出了軟、硬件實現(xiàn)的方案和結(jié)構(gòu)。跟蹤捕獲過程可以達(dá)到目標(biāo)場景的全景性和實時性，能夠滿足光電跟瞄設(shè)備的運(yùn)行維護(hù)與操作訓(xùn)練要求。

數(shù)字電源
2009-10-19

圖像數(shù)據(jù) 目標(biāo)模擬器 BSP FPGA
基于DSP的JPEG視頻壓縮系統(tǒng)的實現(xiàn)

1 引言隨著網(wǎng)絡(luò)和多媒體技術(shù)的發(fā)展，視覺通信的重要性和需求急劇增加，如桌面視頻會議、移動終端、基于因特網(wǎng)的視頻通信等。這些視覺信息內(nèi)涵豐富，但數(shù)據(jù)量大，必須壓縮數(shù)據(jù)。但采用多種方法壓縮圖像數(shù)據(jù)，其

電子設(shè)計自動化
2009-10-19

DSP 視頻壓縮 JPEG FPGA
基于DSP與FPGA的運(yùn)動控制器設(shè)計

設(shè)計了一種基于DSP和FPGA的四軸伺服電機(jī)運(yùn)動控制器，該控制器選用DSP與FPGA作為核心部件。針對運(yùn)動控制中的一些具體問題，如高速、高精度、實時控制等，規(guī)劃了DSP的功能擴(kuò)展,在FPGA上設(shè)計了功能相互獨(dú)立的四軸運(yùn)動控制電路。該電路接收和處理4路編碼器反饋信號；可以處理原點(diǎn)、正負(fù)方向、到位以及急停等數(shù)字量輸入信號；提供16路數(shù)字輸入輸出信號作為系統(tǒng)一般功能擴(kuò)充使用；具有較高的集成度和靈活性。

數(shù)字電源
2009-10-18

DSP 運(yùn)動控制器控制器設(shè)計 FPGA
基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

在多處理器互聯(lián)處理系統(tǒng)實現(xiàn)方案中，SRIO是最佳的數(shù)據(jù)互聯(lián)方式之一。高帶寬、低延時、引腳少、DMA傳輸、低軟件復(fù)雜度滿足了飛速發(fā)展的高速實時數(shù)據(jù)處理對性能的要求。

數(shù)字電源
2009-10-17

芯片 BSP SRIO協(xié)議 FPGA
基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

嵌入式教程
2009-10-17

芯片 BSP SRIO協(xié)議 FPGA

首頁上一頁 300 301 302 303 304 305 306 307 308 309 下一頁尾頁

FPGA

ARM首席技術(shù)官：功耗問題下的“硅黑暗時代”（圖）

基于FPGA的多通道串行A/D轉(zhuǎn)換器的控制器設(shè)計

基于FPGA的高速時鐘數(shù)據(jù)恢復(fù)電路的實現(xiàn)

基于ARM+FPGA的真空凍干控制系統(tǒng)設(shè)計

基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計

集成11.3-Gbps收發(fā)器的FPGA(Altera)

基于虛擬圖像注入的目標(biāo)模擬器設(shè)計

賽靈思結(jié)盟ARM，共同拓展FPGA架構(gòu)

基于DSP與FPGA的運(yùn)動控制器設(shè)計

選擇合適的FPGA千兆位收發(fā)器至關(guān)重要

基于虛擬圖像注入的目標(biāo)模擬器設(shè)計

基于DSP的JPEG視頻壓縮系統(tǒng)的實現(xiàn)

基于DSP與FPGA的運(yùn)動控制器設(shè)計

基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

基于SRIO協(xié)議的板級芯片互聯(lián)技術(shù)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻