VERILOG

我要報(bào)錯(cuò)

VerilogHDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開發(fā)出來(lái)的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購(gòu)）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

一個(gè)新手的verilog學(xué)習(xí)經(jīng)驗(yàn)分享

我學(xué)verilog語(yǔ)言進(jìn)行FPGA設(shè)計(jì)也就半年時(shí)間，很多的東西就是在網(wǎng)上學(xué)到的，現(xiàn)在想說(shuō)說(shuō)自己對(duì)使用verilog進(jìn)行FPGA設(shè)計(jì)的一些體會(huì)，我水平不高，主要是為新手朋友們介紹自己的一點(diǎn)經(jīng)驗(yàn)少走點(diǎn)彎路。1、verilog語(yǔ)言學(xué)習(xí)v

模擬
2018-01-30

電路設(shè)計(jì) verilog
如何基于設(shè)計(jì)Verilog FPGA 流水燈？

1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過(guò)程序控制LED的亮和滅，多個(gè)LED燈組成一個(gè)陣列，依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣，所以叫流水燈。由于其形成美觀大方的視覺

嵌入式硬件
2017-09-03

FPGA 嵌入式開發(fā) 流水燈 verilog
Verilog的語(yǔ)言要素有哪些？

本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語(yǔ)言中的兩種數(shù)據(jù)類型。3.1 標(biāo)識(shí)符Veril

嵌入式硬件
2017-02-21

FPGA 存儲(chǔ)技術(shù) verilog
Verilog HDL 模塊和端口以及門級(jí)建模

模塊定義以關(guān)鍵字module開始，模塊名、端口列表、端口聲明和可選的參數(shù)聲明必須出現(xiàn)在其他部分的前面，模塊內(nèi)部5個(gè)組成部分：變量聲明、數(shù)據(jù)流語(yǔ)句、底層模塊實(shí)例、行為語(yǔ)句塊以及任務(wù)和函數(shù)。

電子設(shè)計(jì)自動(dòng)化
2017-02-15

建模端口 hdl verilog
基于verilog的很基礎(chǔ)的RS232串口收發(fā)代碼

寫串口的Verilog代碼關(guān)鍵是要搞明白R(shí)S232串口的通信協(xié)議，它并不像單片機(jī)，直接讀寫SBUF就可實(shí)現(xiàn)串口的收發(fā)功能，收發(fā)整個(gè)字節(jié)。而FPGA要一位一位的收發(fā)，因此必須了解RS232的數(shù)據(jù)格式。

熱搜器件
2017-01-19

代碼 rs232串口 verilog
基于Verilog HDL的SVPWM算法的設(shè)計(jì)與仿真

摘要：空間矢量脈寬調(diào)制算法是電壓型逆變器控制方面的研究熱點(diǎn)，廣泛應(yīng)用于三相電力系統(tǒng)中?；谟布腇PGA/CPLD芯片能滿足該算法對(duì)處理速度、實(shí)時(shí)性、可靠性較高的要求，本文利用Verilog HDL實(shí)現(xiàn)空間矢量脈寬調(diào)制算

模擬
2015-11-23

仿真 HDL VERILOG SVPWM算法
基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

隨著信號(hào)處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來(lái)越受到青睞。實(shí)現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復(fù)雜、且不

數(shù)字電源
2015-11-19

全數(shù)字 SPWM HDL VERILOG
對(duì) Verilog 和 VHDL 說(shuō)再見！

上周我跟我同事說(shuō)，“ 兩種語(yǔ)言阻礙了嵌入式系統(tǒng)開發(fā)人員和軟件工程師借助Zynq SOCs來(lái)提升系統(tǒng)性能。”那就是“Verilog” 和 “VHDL”正如期待那樣，這已經(jīng)得到了解決—因?yàn)镾D

電子設(shè)計(jì)自動(dòng)化
2015-05-11

vhdl sdsoc verilog
基于FPGA的高速長(zhǎng)線陣CCD驅(qū)動(dòng)電路

高速長(zhǎng)線陣CCD(電荷耦合器)具有低功耗，小體積，高精度等優(yōu)勢(shì)，廣泛應(yīng)用于航天退掃系統(tǒng)中的圖像數(shù)據(jù)采集。而CCD驅(qū)動(dòng)電路設(shè)計(jì)是CCD正常工作的關(guān)鍵問(wèn)題之一，CCD驅(qū)動(dòng)信號(hào)時(shí)序是一組相位要求嚴(yán)格的脈沖信號(hào)，只有時(shí)序信

電子設(shè)計(jì)自動(dòng)化
2015-02-09

FPGA ccd hdl 線陣 verilog
完善FPGA系統(tǒng)設(shè)計(jì)的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。

電子設(shè)計(jì)自動(dòng)化
2014-12-16

FPGA 系統(tǒng)設(shè)計(jì) HDL語(yǔ)言 VERILOG
基于多種EDA工具的FPGA設(shè)計(jì)

摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法，其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流

嵌入式硬件
2014-07-24

EDA 布局布線 FPGA設(shè)計(jì) VERILOG
基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語(yǔ)言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)

單片機(jī)
2014-06-07

芯片 PHASE VERILOG DDS信號(hào)源
Verilog HDL設(shè)計(jì)進(jìn)階：有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格

由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風(fēng)格的Verilog HDL 和VHDL的語(yǔ)法只是它們各自語(yǔ)言的一個(gè)子集。又由于HDL的可綜合性研究近年來(lái)非?；钴S，可綜合子集的國(guó)際標(biāo)準(zhǔn)目前尚未最后形

電子設(shè)計(jì)自動(dòng)化
2013-08-27

代碼有限狀態(tài)機(jī) HDL VERILOG
Verilog HDL高級(jí)語(yǔ)法結(jié)構(gòu)—函數(shù)（function）

函數(shù)的目的是返回一個(gè)用于表達(dá)式的值。 1．函數(shù)定義語(yǔ)法function <返回值的類型或范圍> (函數(shù)名); <端口說(shuō)明語(yǔ)句> <變量類型說(shuō)明語(yǔ)句> begin <語(yǔ)句> ... end endfunction 請(qǐng)注

電子設(shè)計(jì)自動(dòng)化
2013-08-27

函數(shù) HDL FUNCTION VERILOG
Verilog HDL高級(jí)語(yǔ)法結(jié)構(gòu)—任務(wù)（TASK）

如果傳給任務(wù)的變量值和任務(wù)完成后接收結(jié)果的變量已定義，就可以用一條語(yǔ)句啟動(dòng)任務(wù)。任務(wù)完成以后控制就傳回啟動(dòng)過(guò)程。如任務(wù)內(nèi)部有定時(shí)控制，則啟動(dòng)的時(shí)間可以與控制返回的時(shí)間不同。任務(wù)可以啟動(dòng)其他的任務(wù)，其他

電子設(shè)計(jì)自動(dòng)化
2013-08-27

HDL BSP AMBE VERILOG
Verilog HDL硬件描述語(yǔ)言：task和function說(shuō)明語(yǔ)句的區(qū)別

task和function說(shuō)明語(yǔ)句的區(qū)別task和function說(shuō)明語(yǔ)句分別用來(lái)定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號(hào)的值可以傳入或傳出任務(wù)和函

電子設(shè)計(jì)自動(dòng)化
2013-08-27

硬件描述語(yǔ)言 HDL FUNCTION VERILOG
verilog HDL基礎(chǔ)教程之：實(shí)例3 數(shù)字跑表

實(shí)例的內(nèi)容及目標(biāo)1.實(shí)例的主要內(nèi)容本節(jié)通過(guò)Verilog HDL語(yǔ)言編寫一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以內(nèi)精確至百分之一秒的計(jì)時(shí)。數(shù)字跑表的顯示可以通過(guò)編寫數(shù)碼管顯示程序來(lái)

電子設(shè)計(jì)自動(dòng)化
2013-08-23

數(shù)字跑表 HDL BSP VERILOG
Verilog HDL基礎(chǔ)教程之：時(shí)序邏輯電路

在Verilog HDL語(yǔ)言中，時(shí)序邏輯電路使用always語(yǔ)句塊來(lái)實(shí)現(xiàn)。例如，實(shí)現(xiàn)一個(gè)帶有異步復(fù)位信號(hào)的D觸發(fā)器如下。例1：帶異步復(fù)位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs

電子設(shè)計(jì)自動(dòng)化
2013-08-23

時(shí)序邏輯電路 HDL BSP VERILOG
Verilog HDL語(yǔ)言學(xué)前必知的基礎(chǔ)

Verilog HDL的歷史和進(jìn)展 1.什么是Verilog HDLVerilog HDL是硬件描述語(yǔ)言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來(lái)進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是

電子設(shè)計(jì)自動(dòng)化
2013-08-23

硬件描述語(yǔ)言 IEEE標(biāo)準(zhǔn) HDL語(yǔ)言 VERILOG
Verilog HDL基礎(chǔ)教程之：賦值語(yǔ)句和塊語(yǔ)句

非阻塞賦值和阻塞賦值在Verilog HDL語(yǔ)言中，信號(hào)有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語(yǔ)句：b <= a;① 塊結(jié)束后才完成賦值操作。② b的值并不是立刻就改

電子設(shè)計(jì)自動(dòng)化
2013-08-23

HDL BSP VERILOG 阻塞賦值

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 8 9 下一頁(yè) 尾頁(yè)

VERILOG

一個(gè)新手的verilog學(xué)習(xí)經(jīng)驗(yàn)分享

如何基于設(shè)計(jì)Verilog FPGA 流水燈？

Verilog的語(yǔ)言要素有哪些？

Verilog HDL 模塊和端口以及門級(jí)建模

基于verilog的很基礎(chǔ)的RS232串口收發(fā)代碼

基于Verilog HDL的SVPWM算法的設(shè)計(jì)與仿真

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實(shí)現(xiàn)

對(duì) Verilog 和 VHDL 說(shuō)再見！

基于FPGA的高速長(zhǎng)線陣CCD驅(qū)動(dòng)電路

完善FPGA系統(tǒng)設(shè)計(jì)的三原則

基于多種EDA工具的FPGA設(shè)計(jì)

基于Verilog的多路相干DDS信號(hào)源設(shè)計(jì)

Verilog HDL設(shè)計(jì)進(jìn)階：有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格

Verilog HDL高級(jí)語(yǔ)法結(jié)構(gòu)—函數(shù)（function）

Verilog HDL高級(jí)語(yǔ)法結(jié)構(gòu)—任務(wù)（TASK）

Verilog HDL硬件描述語(yǔ)言：task和function說(shuō)明語(yǔ)句的區(qū)別

verilog HDL基礎(chǔ)教程之：實(shí)例3 數(shù)字跑表

Verilog HDL基礎(chǔ)教程之：時(shí)序邏輯電路

Verilog HDL語(yǔ)言學(xué)前必知的基礎(chǔ)

Verilog HDL基礎(chǔ)教程之：賦值語(yǔ)句和塊語(yǔ)句

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻