VERILOG

關(guān)注121人關(guān)注

我要報錯

VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

一個新手的verilog學(xué)習(xí)經(jīng)驗分享

我學(xué)verilog語言進(jìn)行FPGA設(shè)計也就半年時間，很多的東西就是在網(wǎng)上學(xué)到的，現(xiàn)在想說說自己對使用verilog進(jìn)行FPGA設(shè)計的一些體會，我水平不高，主要是為新手朋友們介紹自己的一點經(jīng)驗少走點彎路。1、verilog語言學(xué)習(xí)v

模擬
2018-01-30

電路設(shè)計 verilog
如何基于設(shè)計Verilog FPGA 流水燈？

1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅，多個LED燈組成一個陣列，依次逐個點亮的時候像流水一樣，所以叫流水燈。由于其形成美觀大方的視覺

嵌入式硬件
2017-09-03

FPGA 嵌入式開發(fā) 流水燈 verilog
Verilog的語言要素有哪些？

本章介紹Verilog HDL的基本要素，包括標(biāo)識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類型。3.1 標(biāo)識符Veril

嵌入式硬件
2017-02-21

FPGA 存儲技術(shù) verilog
Verilog HDL 模塊和端口以及門級建模

模塊定義以關(guān)鍵字module開始，模塊名、端口列表、端口聲明和可選的參數(shù)聲明必須出現(xiàn)在其他部分的前面，模塊內(nèi)部5個組成部分：變量聲明、數(shù)據(jù)流語句、底層模塊實例、行為語句塊以及任務(wù)和函數(shù)。

電子設(shè)計自動化
2017-02-15

建模端口 hdl verilog
基于verilog的很基礎(chǔ)的RS232串口收發(fā)代碼

寫串口的Verilog代碼關(guān)鍵是要搞明白RS232串口的通信協(xié)議，它并不像單片機，直接讀寫SBUF就可實現(xiàn)串口的收發(fā)功能，收發(fā)整個字節(jié)。而FPGA要一位一位的收發(fā)，因此必須了解RS232的數(shù)據(jù)格式。

熱搜器件
2017-01-19

代碼 rs232串口 verilog
基于Verilog HDL的SVPWM算法的設(shè)計與仿真

摘要：空間矢量脈寬調(diào)制算法是電壓型逆變器控制方面的研究熱點，廣泛應(yīng)用于三相電力系統(tǒng)中。基于硬件的FPGA/CPLD芯片能滿足該算法對處理速度、實時性、可靠性較高的要求，本文利用Verilog HDL實現(xiàn)空間矢量脈寬調(diào)制算

模擬
2015-11-23

仿真 HDL VERILOG SVPWM算法
基于Verilog HDL的SPWM全數(shù)字算法的FPGA實現(xiàn)

隨著信號處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復(fù)雜、且不

數(shù)字電源
2015-11-19

全數(shù)字 SPWM HDL VERILOG
對 Verilog 和 VHDL 說再見！

上周我跟我同事說，“ 兩種語言阻礙了嵌入式系統(tǒng)開發(fā)人員和軟件工程師借助Zynq SOCs來提升系統(tǒng)性能。”那就是“Verilog” 和 “VHDL”正如期待那樣，這已經(jīng)得到了解決—因為SD

電子設(shè)計自動化
2015-05-11

vhdl sdsoc verilog
基于FPGA的高速長線陣CCD驅(qū)動電路

高速長線陣CCD(電荷耦合器)具有低功耗，小體積，高精度等優(yōu)勢，廣泛應(yīng)用于航天退掃系統(tǒng)中的圖像數(shù)據(jù)采集。而CCD驅(qū)動電路設(shè)計是CCD正常工作的關(guān)鍵問題之一，CCD驅(qū)動信號時序是一組相位要求嚴(yán)格的脈沖信號，只有時序信

電子設(shè)計自動化
2015-02-09

FPGA ccd hdl 線陣 verilog
完善FPGA系統(tǒng)設(shè)計的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。

電子設(shè)計自動化
2014-12-16

FPGA 系統(tǒng)設(shè)計 HDL語言 VERILOG
基于多種EDA工具的FPGA設(shè)計

摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計的實現(xiàn)原理及方法，其中包括設(shè)計輸入、綜合、功能仿真、實現(xiàn)、時序仿真、配置下載等具體內(nèi)容。并以實際操作介紹了整個FPGA的設(shè)計流

嵌入式硬件
2014-07-24

EDA 布局布線 FPGA設(shè)計 VERILOG
基于Verilog的多路相干DDS信號源設(shè)計

摘要：傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現(xiàn)。該技術(shù)實現(xiàn)復(fù)雜，且在要求各路同步相干可控時難以實現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實現(xiàn)相干多路DDS的工作原理、設(shè)

單片機
2014-06-07

芯片 PHASE VERILOG DDS信號源
Verilog HDL設(shè)計進(jìn)階：有限狀態(tài)機的設(shè)計原理及其代碼風(fēng)格

由于Verilog HDL和 VHDL 行為描述用于綜合的歷史還只有短短的幾年，可綜合風(fēng)格的Verilog HDL 和VHDL的語法只是它們各自語言的一個子集。又由于HDL的可綜合性研究近年來非?；钴S，可綜合子集的國際標(biāo)準(zhǔn)目前尚未最后形

電子設(shè)計自動化
2013-08-27

代碼有限狀態(tài)機 HDL VERILOG
Verilog HDL高級語法結(jié)構(gòu)—函數(shù)（function）

函數(shù)的目的是返回一個用于表達(dá)式的值。 1．函數(shù)定義語法function <返回值的類型或范圍> (函數(shù)名); <端口說明語句> <變量類型說明語句> begin <語句> ... end endfunction 請注

電子設(shè)計自動化
2013-08-27

函數(shù) HDL FUNCTION VERILOG
Verilog HDL高級語法結(jié)構(gòu)—任務(wù)（TASK）

如果傳給任務(wù)的變量值和任務(wù)完成后接收結(jié)果的變量已定義，就可以用一條語句啟動任務(wù)。任務(wù)完成以后控制就傳回啟動過程。如任務(wù)內(nèi)部有定時控制，則啟動的時間可以與控制返回的時間不同。任務(wù)可以啟動其他的任務(wù)，其他

電子設(shè)計自動化
2013-08-27

HDL BSP AMBE VERILOG
Verilog HDL硬件描述語言：task和function說明語句的區(qū)別

task和function說明語句的區(qū)別task和function說明語句分別用來定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號的值可以傳入或傳出任務(wù)和函

電子設(shè)計自動化
2013-08-27

硬件描述語言 HDL FUNCTION VERILOG
verilog HDL基礎(chǔ)教程之：實例3 數(shù)字跑表

實例的內(nèi)容及目標(biāo)1.實例的主要內(nèi)容本節(jié)通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數(shù)字跑表，可以實現(xiàn)一個小時以內(nèi)精確至百分之一秒的計時。數(shù)字跑表的顯示可以通過編寫數(shù)碼管顯示程序來

電子設(shè)計自動化
2013-08-23

數(shù)字跑表 HDL BSP VERILOG
Verilog HDL基礎(chǔ)教程之：時序邏輯電路

在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復(fù)位信號的D觸發(fā)器如下。例1：帶異步復(fù)位的D觸發(fā)器1。wire Din;wire clock,rst;reg Dout;always @ （posedge clock or negedge rs

電子設(shè)計自動化
2013-08-23

時序邏輯電路 HDL BSP VERILOG
Verilog HDL語言學(xué)前必知的基礎(chǔ)

Verilog HDL的歷史和進(jìn)展 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設(shè)計。它允許設(shè)計者用它來進(jìn)行各種級別的邏輯設(shè)計，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是

電子設(shè)計自動化
2013-08-23

硬件描述語言 IEEE標(biāo)準(zhǔn) HDL語言 VERILOG
Verilog HDL基礎(chǔ)教程之：賦值語句和塊語句

非阻塞賦值和阻塞賦值在Verilog HDL語言中，信號有兩種賦值方式：非阻塞(Non_Blocking)賦值方式和阻塞(Blocking)賦值方式。(1)非阻塞賦值方式。典型語句：b <= a;① 塊結(jié)束后才完成賦值操作。② b的值并不是立刻就改

電子設(shè)計自動化
2013-08-23

HDL BSP VERILOG 阻塞賦值

首頁上一頁 1 2 3 4 5 6 7 8 9 下一頁尾頁

江陽
朱德榮
Afei1106
tianxing008
caoqing
ddb_21ic
asd1006461468
wangshujun
瞎折騰
DESERT134
wx85105157
hebin.en
zhao2673
Kevion_lin
海中水
WRB9609
Blueshadow1002
sure5556382
li1874
grantwen

VERILOG

一個新手的verilog學(xué)習(xí)經(jīng)驗分享

如何基于設(shè)計Verilog FPGA 流水燈？

Verilog的語言要素有哪些？

Verilog HDL 模塊和端口以及門級建模

基于verilog的很基礎(chǔ)的RS232串口收發(fā)代碼

基于Verilog HDL的SVPWM算法的設(shè)計與仿真

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實現(xiàn)

對 Verilog 和 VHDL 說再見！

基于FPGA的高速長線陣CCD驅(qū)動電路

完善FPGA系統(tǒng)設(shè)計的三原則

基于多種EDA工具的FPGA設(shè)計

基于Verilog的多路相干DDS信號源設(shè)計

Verilog HDL設(shè)計進(jìn)階：有限狀態(tài)機的設(shè)計原理及其代碼風(fēng)格

Verilog HDL高級語法結(jié)構(gòu)—函數(shù)（function）

Verilog HDL高級語法結(jié)構(gòu)—任務(wù)（TASK）

Verilog HDL硬件描述語言：task和function說明語句的區(qū)別

verilog HDL基礎(chǔ)教程之：實例3 數(shù)字跑表

Verilog HDL基礎(chǔ)教程之：時序邏輯電路

Verilog HDL語言學(xué)前必知的基礎(chǔ)

Verilog HDL基礎(chǔ)教程之：賦值語句和塊語句

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(121人)

熱門活動

課程視頻