基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

基于Verilog HDL的FIR數(shù)字濾波器設(shè)計(jì)與仿真

本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn)，簡(jiǎn)要介紹了FIR濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn)；結(jié)合Altera公司的Stratix系列產(chǎn)品的特點(diǎn)，以一個(gè)基于MAC的8階FIR數(shù)字濾波器的設(shè)計(jì)為例，

基于Verilog HDL的FIR數(shù)字濾波器設(shè)計(jì)與仿真

本文主要分析了FIR數(shù)字濾波器的基本結(jié)構(gòu)和硬件構(gòu)成特點(diǎn)，簡(jiǎn)要介紹了FIR濾波器實(shí)現(xiàn)的方式優(yōu)缺點(diǎn)；結(jié)合Altera公司的Stratix系列產(chǎn)品的特點(diǎn)，以一個(gè)基于MAC的8階FIR數(shù)字濾波器的設(shè)計(jì)為例，

ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì)

結(jié)合某專用通信系統(tǒng)E1接口轉(zhuǎn)換板的設(shè)計(jì)，本文對(duì)ST-BUS總線進(jìn)行了介紹，討論了ST-BUS總線接口收發(fā)模塊的設(shè)計(jì)方法，給出了Verilog HDL實(shí)現(xiàn)和模塊的時(shí)序仿真圖。

使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對(duì)SDRAM進(jìn)行控制。

寫代碼(C或Verilog)沒(méi)有前途！不要為金錢而工作

Icarus Verilog

Icarus Verilog

你們都能答上嗎？(各企業(yè)筆試實(shí)錄）

a) 什么是Setup 和Holdup時(shí)間？ b) 什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？

你們都能答上嗎？(各企業(yè)筆試實(shí)錄）

你們都能答上嗎？(各企業(yè)筆試實(shí)錄）

你們都能答上嗎？(各企業(yè)筆試實(shí)錄）

你們都能答上嗎？(各企業(yè)筆試實(shí)錄）