VERILOG

我要報(bào)錯(cuò)

VerilogHDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開(kāi)發(fā)出來(lái)的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購(gòu)）開(kāi)發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

夏宇聞老師談FPGA工程師的入門學(xué)習(xí)

　1. 必須清楚自己究竟適合不適合做工程師。看看自己的性格特點(diǎn)，是不是特別安靜，又耐得住寂寞。因?yàn)镕PGA工程師是一個(gè)辛苦的工作，不但要通過(guò)不斷學(xué)習(xí)研究提升自己的設(shè)計(jì)水平，還要經(jīng)常性的熬夜加班敲寫(xiě)代碼，如果

充電吧
2010-11-08

FPGA 工程師 VERILOG BSP
FPGA控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的Verilog實(shí)現(xiàn)

本文為實(shí)現(xiàn)高速數(shù)據(jù)的實(shí)時(shí)遠(yuǎn)程傳輸處理,提出了采用FPGA直接控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的設(shè)計(jì)思路，實(shí)現(xiàn)了一種低成本、低功耗和高速率的網(wǎng)絡(luò)傳輸功能，最高傳輸速率可達(dá)100Mbps。 DM9000A簡(jiǎn)介

電子設(shè)計(jì)自動(dòng)化
2010-08-18

以太網(wǎng) DM9000A FPGA VERILOG
FPGA控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的Verilog實(shí)現(xiàn)

本文為實(shí)現(xiàn)高速數(shù)據(jù)的實(shí)時(shí)遠(yuǎn)程傳輸處理,提出了采用FPGA直接控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的設(shè)計(jì)思路，實(shí)現(xiàn)了一種低成本、低功耗和高速率的網(wǎng)絡(luò)傳輸功能，最高傳輸速率可達(dá)100Mbps。 DM9000A簡(jiǎn)介

數(shù)字電源
2010-08-16

以太網(wǎng) DM9000A FPGA VERILOG
基于Verilog HDL的UART模塊設(shè)計(jì)與仿真

摘要：通用異步收發(fā)器UART常用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換，針對(duì)UART的特點(diǎn)，提出了一種基于Ver4log HDL的UART設(shè)計(jì)方法。采用自頂向下的設(shè)計(jì)路線，結(jié)合狀態(tài)機(jī)的描述形式，使用硬件描述語(yǔ)言設(shè)計(jì)UART的頂層模塊及各個(gè)子

電子設(shè)計(jì)自動(dòng)化
2010-07-27

仿真 UART HDL VERILOG
verilog PS2鍵盤解碼程序

之前探討過(guò)PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議，這次自己動(dòng)手實(shí)現(xiàn)了利用FPGA接收鍵盤編碼，然后通過(guò)串口傳輸?shù)絇C。做的比較簡(jiǎn)單，只是通過(guò)FPGA把大寫(xiě)字母A-Z轉(zhuǎn)換成相應(yīng)的ASCII碼，只要字母按鍵被按下，就能在串口調(diào)試助

單片機(jī)
2010-06-20

解碼程序 PS2鍵盤 VERILOG BSP
好用的Verilog串口UART程序

========================================================================== //----------------------------------------------------- // Design Name : uart // File Name : uart.v // Function : S

數(shù)字電源
2010-06-18

INPUT 串口UART VERILOG BSP
好用的Verilog串口UART程序

好用的Verilog串口UART程序

嵌入式教程
2010-06-18

INPUT 串口UART VERILOG BSP
怎樣實(shí)現(xiàn)Verilog模擬PS2協(xié)議

PS2協(xié)議讀鍵盤值相當(dāng)簡(jiǎn)單嘛，比模擬SPI、I2C簡(jiǎn)單多了...下面介紹一下具體過(guò)程.1.明確接線關(guān)系，只需接4根線，VCC要+5V，3.3我測(cè)試過(guò)不能用，時(shí)鐘和數(shù)據(jù)線要用bidir雙向口線，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤

數(shù)字電源
2010-06-18

模擬 EDGE PS2協(xié)議 VERILOG
怎樣實(shí)現(xiàn)Verilog模擬PS2協(xié)議

怎樣實(shí)現(xiàn)Verilog模擬PS2協(xié)議

嵌入式教程
2010-06-18

模擬 EDGE PS2協(xié)議 VERILOG
基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真

嵌入式教程
2010-02-01

仿真電平 VERILOG語(yǔ)言 VERILOG
H.264／AVC中量化的Verilog實(shí)現(xiàn)

介紹了H.264的量化算法，并用Modelsim進(jìn)行了仿真，結(jié)果與理論完全一致。分析了在FPGA開(kāi)發(fā)板上的資源的消耗。由此可知，完全可以用FPGA實(shí)現(xiàn)H.264的量化。

模擬
2010-01-08

矩陣 AVC VERILOG BSP
基于Verilog HDL的DDS設(shè)計(jì)與仿真

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesize，DDS)是繼直接頻率合成技術(shù)和鎖相式頻率合成技術(shù)之后的第三代頻率合成技術(shù)。它采用全數(shù)字技術(shù)，并從相位角度出發(fā)進(jìn)行頻率合成。隨著微電子技術(shù)和數(shù)字集成電路的飛速

電子設(shè)計(jì)自動(dòng)化
2009-07-08

仿真 DDS HDL VERILOG
基于Verilog HDL的DDS設(shè)計(jì)與仿真

基于Verilog HDL的DDS設(shè)計(jì)與仿真

嵌入式軟件
2009-07-05

仿真 DDS HDL VERILOG
基于Verilog HDL數(shù)字電位器ADN2850的串口控制

　0 引言　　數(shù)字電位器是利用微電子技術(shù)制成的集成電路，它是依靠電阻陣列和多路模擬開(kāi)關(guān)的組合完成阻值的變化。它沒(méi)有可動(dòng)的滑臂，而通過(guò)按鈕輸入信號(hào)，或是通過(guò)數(shù)字輸入信號(hào)改變數(shù)字電位器的阻值。數(shù)字電位器由于

模擬
2009-06-30

數(shù)字電位器串口控制 HDL VERILOG
基于Verilog HDL數(shù)字電位器ADN2850的串口控制

摘要：數(shù)字電位器由于可調(diào)精度高，更穩(wěn)定，定位更準(zhǔn)確，操作更方便，數(shù)據(jù)可長(zhǎng)期保存和隨時(shí)刷新等優(yōu)點(diǎn)，在某些場(chǎng)合具有模擬電位器不可比擬的優(yōu)勢(shì)。論述對(duì)數(shù)字電位器ADN2850的一種方便的控制方法，通過(guò)計(jì)算機(jī)上的串口直

工業(yè)控制
2009-06-16

數(shù)字電位器串口控制 HDL VERILOG
基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)

0 引言除法器是電子技術(shù)領(lǐng)域的基礎(chǔ)模塊，在電子電路設(shè)計(jì)中得到廣泛應(yīng)用。目前，實(shí)現(xiàn)除法器的方法有硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)兩種方法。硬件實(shí)現(xiàn)的方法主要是以硬件的消耗為代價(jià)，從而有實(shí)現(xiàn)速度快的特點(diǎn)。用硬件的方

電子設(shè)計(jì)自動(dòng)化
2009-05-07

精度除法器 VERILOG BSP
基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

0 引言 USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點(diǎn)，迅速得到廣泛應(yīng)用。在高速的數(shù)

電子設(shè)計(jì)自動(dòng)化
2009-04-23

USB 接口設(shè)計(jì) FPGA VERILOG
基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

0 引言 USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點(diǎn)，迅速得到廣泛應(yīng)用。在高速的數(shù)

數(shù)字電源
2009-04-21

USB 接口設(shè)計(jì) FPGA VERILOG
基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

嵌入式教程
2008-05-20

芯片設(shè)計(jì) 系統(tǒng)級(jí) SYSTEMC VERILOG

首頁(yè) 上一頁(yè) 1 2 3 4 5 6 7 8 9 下一頁(yè) 尾頁(yè)

VERILOG

夏宇聞老師談FPGA工程師的入門學(xué)習(xí)

FPGA控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的Verilog實(shí)現(xiàn)

FPGA控制DM9000A進(jìn)行以太網(wǎng)數(shù)據(jù)收發(fā)的Verilog實(shí)現(xiàn)

基于Verilog HDL的UART模塊設(shè)計(jì)與仿真

verilog PS2鍵盤解碼程序

好用的Verilog串口UART程序

好用的Verilog串口UART程序

怎樣實(shí)現(xiàn)Verilog模擬PS2協(xié)議

怎樣實(shí)現(xiàn)Verilog模擬PS2協(xié)議

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真

H.264／AVC中量化的Verilog實(shí)現(xiàn)

基于Verilog HDL的DDS設(shè)計(jì)與仿真

基于Verilog HDL的DDS設(shè)計(jì)與仿真

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)

基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

基于SystemC的系統(tǒng)級(jí)芯片設(shè)計(jì)方法研究

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻