VERILOG

我要報(bào)錯(cuò)

VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

Verilog常用顯示任務(wù)函數(shù)詳解

在Verilog HDL（硬件描述語言）中，顯示任務(wù)函數(shù)是調(diào)試和驗(yàn)證電路設(shè)計(jì)中不可或缺的工具。它們幫助開發(fā)者在仿真過程中實(shí)時(shí)查看和記錄關(guān)鍵變量的值，從而加快問題定位和解決的速度。本文將詳細(xì)介紹Verilog中幾種常用的顯示任務(wù)函數(shù)，包括display、write、$monitor等，并探討它們的使用方法和應(yīng)用場景。

電子設(shè)計(jì)自動(dòng)化
2024-07-21

Verilog 顯示任務(wù)函數(shù)
Verilog 可綜合設(shè)計(jì)與不可綜合設(shè)計(jì)的區(qū)分

Verilog HDL(硬件描述語言)是電子設(shè)計(jì)自動(dòng)化(EDA)領(lǐng)域廣泛使用的語言，用于描述數(shù)字電路和系統(tǒng)的行為。在Verilog設(shè)計(jì)中，一個(gè)重要的概念是可綜合性與不可綜合性。區(qū)分這兩者對于確保設(shè)計(jì)能夠成功轉(zhuǎn)化為實(shí)際的硬件電路至關(guān)重要。本文將深入探討Verilog中的可綜合設(shè)計(jì)與不可綜合設(shè)計(jì)，并解釋其區(qū)別。

電子設(shè)計(jì)自動(dòng)化
2024-07-21

可綜合設(shè)計(jì) 不可綜合設(shè)計(jì) Verilog
Verilog模塊實(shí)例化技巧：提升硬件設(shè)計(jì)效率

在復(fù)雜的硬件設(shè)計(jì)過程中，Verilog作為一種廣泛使用的硬件描述語言（HDL），其模塊化的設(shè)計(jì)思想極大地提高了設(shè)計(jì)效率和可維護(hù)性。模塊實(shí)例化作為Verilog設(shè)計(jì)中的關(guān)鍵環(huán)節(jié)，其正確性和高效性直接影響到整個(gè)項(xiàng)目的成敗。本文將深入探討Verilog模塊實(shí)例化的技巧，并結(jié)合具體代碼示例，幫助讀者更好地理解和掌握這一重要技術(shù)。

智能硬件
2024-07-16

硬件設(shè)計(jì) HDL Verilog
FPGA入門基礎(chǔ)之UART串口通信設(shè)計(jì)

UART（通用異步收發(fā)器）串口通信是FPGA設(shè)計(jì)中常見的通信方式之一。本文將介紹FPGA入門基礎(chǔ)中的UART串口通信設(shè)計(jì)，并附上相應(yīng)的代碼示例。

通信技術(shù)
2024-06-26

串口通信 verilog UART
FPGA Verilog HDL實(shí)現(xiàn)AD轉(zhuǎn)換，代碼超詳細(xì)！

一直以來，AD轉(zhuǎn)換都是大家的關(guān)注焦點(diǎn)之一。因此針對大家的興趣點(diǎn)所在，小編將為大家?guī)鞦PGA Verilog HDL實(shí)現(xiàn)AD轉(zhuǎn)換的實(shí)例設(shè)計(jì)的相關(guān)介紹，詳細(xì)內(nèi)容請看下文。

工業(yè)控制
2024-06-11

FPGA AD Verilog
verilog語法-淺談case casez casex

在rtl仿真中，有四種狀態(tài)，分別是0、1、x(unknown values)和z(high-impedance values)。

電子設(shè)計(jì)自動(dòng)化
2024-05-25

verilog case casez casex
verilog語法-使用function提高效率

function的作用返回一個(gè)數(shù)值，此數(shù)值由一串組合邏輯代碼計(jì)算得到。那為什么要用function呢?主要有兩大原因：

電子設(shè)計(jì)自動(dòng)化
2024-05-24

function verilog
在驗(yàn)證中采用最新技術(shù)的缺點(diǎn)！

“驗(yàn)證很多人都清楚，驗(yàn)證技術(shù)一直在發(fā)展，個(gè)人技術(shù)成長不進(jìn)則退。于是采用最新的驗(yàn)證方法和趨勢是很多驗(yàn)證牛人趨之若鶩的事情。一旦驗(yàn)證大佬嘗試了某個(gè)事情，可能很快就會(huì)在團(tuán)隊(duì)傳播起來，這就是偶像效應(yīng)。這時(shí)候，這項(xiàng)技術(shù)仿佛就是經(jīng)過檢驗(yàn)了的真理，也不管實(shí)際的應(yīng)用場景和根本邏輯了。這些新技術(shù)包...

芯片驗(yàn)證工程師
2021-12-08

EDA 編程語言 BUG VERILOG
規(guī)范的重要性：verilog學(xué)習(xí)五點(diǎn)經(jīng)驗(yàn)分享

來源：射頻百花譚規(guī)范很重要工作過的朋友肯定知道，公司里是很強(qiáng)調(diào)規(guī)范的，特別是對于大的設(shè)計(jì)（無論軟件還是硬件），不按照規(guī)范走幾乎是不可實(shí)現(xiàn)的。邏輯設(shè)計(jì)也是這樣：如果不按規(guī)范做的話，過一個(gè)月后調(diào)試時(shí)發(fā)現(xiàn)有錯(cuò)，回頭再看自己寫的代碼，估計(jì)很多信號功能都忘了，更不要說檢錯(cuò)了；如果一個(gè)項(xiàng)目做...

芯電路芯資訊
2021-12-07

時(shí)鐘計(jì)數(shù)器仿真驗(yàn)證 VERILOG
驗(yàn)證工程師面試題：找出這個(gè)verilog中的bug（corner?case）

下面是一個(gè)小的真實(shí)verilog代碼，具有異步set/reset邏輯（低電平有效）的觸發(fā)器模型。這個(gè)verilog模型可以正確地綜合，但在一個(gè)cornercase情況下仿真結(jié)果不正確。這個(gè)cornercase是什么？always_ff@(posedgeclkornegedgers...

芯片驗(yàn)證工程師
2021-11-11

se verilog corner
大家寫verilog的時(shí)候會(huì)把電路圖先畫出來嗎？

設(shè)計(jì)分2種，一種叫前向設(shè)計(jì)，另一種叫后向設(shè)計(jì)。?后向設(shè)計(jì)就是我們只知道需求，知道要實(shí)現(xiàn)什么功能，但是暫時(shí)腦子里還沒有具體的結(jié)構(gòu)。多數(shù)時(shí)候都是后向設(shè)計(jì)。此時(shí)，先開始把module的input和output寫好。然后從output的信號出發(fā)，反推它與inputs的關(guān)系，這個(gè)過程中也可...

芯片驗(yàn)證工程師
2021-11-05

電路圖 verilog
Systemverilog中獨(dú)特的數(shù)組和隊(duì)列

將Systemverilog中的數(shù)組和隊(duì)列拿出來單獨(dú)講，是因?yàn)橄鄬τ谄渌臄?shù)據(jù)類型，數(shù)組和隊(duì)列與C語言和Verilog語言的數(shù)組有著不同的特性。這些特性不僅體現(xiàn)在完全迥異于C語言的定義方式，也體現(xiàn)在其成員函數(shù)上。Systemverilog將數(shù)組分為三種，分別為靜態(tài)數(shù)組、動(dòng)態(tài)數(shù)組以...

芯片驗(yàn)證工程師
2021-11-03

verilog System
vhdl與verilog的區(qū)別

當(dāng)前最流行的硬件設(shè)計(jì)語言有兩種，即 VHDL 與 Verilog HDL，兩者各有優(yōu)劣，也各有相當(dāng)多的擁護(hù)者。VHDL 語言由美國軍方所推出，最早通過國際電機(jī)工程師學(xué)會(huì)(IEEE)的標(biāo)準(zhǔn)，在北美及歐洲應(yīng)用非常普遍。而 Verilog HDL 語言則由 Gateway 公司提出，這家公司輾轉(zhuǎn)被Cadence所購并，并得到Synopsys的支持。在得到這兩大 EDA 公司的支持后，也隨后通過了 IEEE 標(biāo)準(zhǔn)，在美國、日本及中國臺(tái)灣地區(qū)使用非常普遍。

電子技術(shù)資源
2021-10-08

vhdl verilog
全平臺(tái)輕量開源verilog仿真工具iverilog GTKWave使用教程

1.?前言如果你只是想檢查Verilog文件的語法是否有錯(cuò)誤，然后進(jìn)行一些基本的時(shí)序仿真，那么IcarusVerilog就是一個(gè)不錯(cuò)的選擇。相比于各大FPGA廠商的IDE幾個(gè)G的大小，IcarusVerilog顯得極其小巧，最新版安裝包大小僅有17MB，支持全平臺(tái)：Windows...

電子電路開發(fā)學(xué)習(xí)
2021-09-03

開源 verilog
第八屆“鼎陽杯”全國高校電工電子基礎(chǔ)課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競賽圓滿謝幕

2021年5月21日-24日，第八屆“鼎陽杯”全國高校電工電子基礎(chǔ)課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競賽復(fù)賽，在南昌大學(xué)順利舉辦。

廠商動(dòng)態(tài)
2021-06-01

Arduino 鼎陽杯 HDL Verilog
這個(gè)Verilog語法你一定不知道

動(dòng)態(tài)截取固定長度數(shù)據(jù)語法，即+:和-:的使用，這兩個(gè)叫什么符號呢？

電子電路開發(fā)學(xué)習(xí)
2021-02-25

語法 Verilog
Verilog HDL設(shè)計(jì)中只能要用同步而不能用異步時(shí)序邏輯的原因

先簡單介紹下同步時(shí)序和異步時(shí)序邏輯，看下他們的異同點(diǎn)。

電子設(shè)計(jì)自動(dòng)化
2020-07-19

verilog hdl 同步時(shí)序
Ajoy Bose：可重用IP(智能產(chǎn)權(quán))才是新的抽象等級

為了應(yīng)付日益增長的復(fù)雜性，必須提高抽象的水平。但當(dāng)摩爾定律將SoC（系統(tǒng)單芯片）的復(fù)雜性加速到逃逸速度時(shí)，哪里能找到一種作為RTL（寄存器傳輸級）補(bǔ)充的新抽象方法？很多觀察家注意到，面向硬件的文

通信網(wǎng)絡(luò)
2020-07-13

SoC ip verilog
任天堂Wii主機(jī)源代碼、設(shè)計(jì)文檔外泄：1比1克隆指日可待

談起封閉，恐怕任天堂比蘋果有過之而無不及，而且，任天堂法務(wù)部的名號也是業(yè)內(nèi)出了名的狠角色。據(jù)外媒報(bào)道，Wii游戲主機(jī)的軟件源代碼以及硬件設(shè)計(jì)文檔在網(wǎng)絡(luò)上泄露，包括Verilog文件、固件源代碼、PC

充電吧
2020-05-21

源代碼黑客 NI VERILOG
FPGA難懂？與GPU類比一下就明白了

關(guān)注、星標(biāo)公眾號，不錯(cuò)過精彩內(nèi)容轉(zhuǎn)自：EDN電子技術(shù)設(shè)計(jì) FPGA 是一堆晶體管，你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個(gè)納米級面包板。使用 FPGA 就像芯片流片，但是你只需要買這一張芯片就可以搭建不一樣的設(shè)計(jì)，作為交換，你需要付

strongerHuang
2020-05-06

FPGA GPU RTL VERILOG

首頁上一頁 1 2 3 4 5 6 7 8 9 下一頁尾頁

iwqt1983
ding526637566
qinzhengxiang
godfarmer76
xcopy001
george_91
haorui2020
Steven767
zbhcqu
zbhcqu
xiaoqihuaihuai
wml30
carl521
a19930615
oo020200220
鑫越電子
chenARM
chenARM
chenARM
chenARM

VERILOG

Verilog常用顯示任務(wù)函數(shù)詳解

Verilog 可綜合設(shè)計(jì)與不可綜合設(shè)計(jì)的區(qū)分

Verilog模塊實(shí)例化技巧：提升硬件設(shè)計(jì)效率

FPGA入門基礎(chǔ)之UART串口通信設(shè)計(jì)

FPGA Verilog HDL實(shí)現(xiàn)AD轉(zhuǎn)換，代碼超詳細(xì)！

verilog語法-淺談case casez casex

verilog語法-使用function提高效率

在驗(yàn)證中采用最新技術(shù)的缺點(diǎn)！

規(guī)范的重要性：verilog學(xué)習(xí)五點(diǎn)經(jīng)驗(yàn)分享

驗(yàn)證工程師面試題：找出這個(gè)verilog中的bug（corner?case）

大家寫verilog的時(shí)候會(huì)把電路圖先畫出來嗎？

Systemverilog中獨(dú)特的數(shù)組和隊(duì)列

vhdl與verilog的區(qū)別

全平臺(tái)輕量開源verilog仿真工具iverilog GTKWave使用教程

第八屆“鼎陽杯”全國高校電工電子基礎(chǔ)課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競賽圓滿謝幕

這個(gè)Verilog語法你一定不知道

Verilog HDL設(shè)計(jì)中只能要用同步而不能用異步時(shí)序邏輯的原因

Ajoy Bose：可重用IP(智能產(chǎn)權(quán))才是新的抽象等級

任天堂Wii主機(jī)源代碼、設(shè)計(jì)文檔外泄：1比1克隆指日可待

FPGA難懂？與GPU類比一下就明白了

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(59人)

熱門活動(dòng)

課程視頻