VERILOG

我要報(bào)錯(cuò)

VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運(yùn)算符

常用數(shù)據(jù)類型Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲(chǔ)存和傳送元素的。在本書中，我們先只介紹4個(gè)最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。其他

電子設(shè)計(jì)自動(dòng)化
2013-08-23

數(shù)據(jù)類型 HDL VERILOG 運(yùn)算符
Verilog HDL基礎(chǔ)教程之：實(shí)例5 交通燈控制器

實(shí)例的內(nèi)容及目標(biāo) 1.實(shí)例的主要訓(xùn)練內(nèi)容本實(shí)例通過Verilog HDL語言設(shè)計(jì)一個(gè)簡易的交通等控制器，實(shí)現(xiàn)一個(gè)具有兩個(gè)方向、共8個(gè)燈并具有時(shí)間倒計(jì)時(shí)功能的交通燈功能。2.實(shí)例目標(biāo)通過本實(shí)例，讀者應(yīng)達(dá)到下面的目標(biāo)。掌握

電子設(shè)計(jì)自動(dòng)化
2013-08-22

交通燈控制器 BSP HDL VERILOG
Verilog HDL基礎(chǔ)j教程之：程序基本結(jié)構(gòu)

Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可

電子設(shè)計(jì)自動(dòng)化
2013-08-22

端口 BSP HDL VERILOG
Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

實(shí)例的內(nèi)容及目標(biāo)1.實(shí)例的主要內(nèi)容本實(shí)例通過Verilog編程實(shí)現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實(shí)現(xiàn)對(duì)鍵盤、LCD、RS-232等接口或者器件進(jìn)行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機(jī)上的超級(jí)

電子設(shè)計(jì)自動(dòng)化
2013-08-22

接口控制 HDL VERILOG
Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實(shí)現(xiàn)

數(shù)字邏輯電路分為兩種，分別是組合邏輯與時(shí)序邏輯。(1)組合邏輯：輸出只是當(dāng)前輸入邏輯電平的函數(shù)(有延時(shí))，與電路的原始狀態(tài)無關(guān)的邏輯電路。也就是說，當(dāng)輸入信號(hào)中的任何一個(gè)發(fā)生變化時(shí)，輸出都有可能會(huì)根據(jù)其變化

電子設(shè)計(jì)自動(dòng)化
2013-08-21

組合邏輯電路 BSP HDL VERILOG
Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

數(shù)字電路設(shè)計(jì)工程師一般都學(xué)習(xí)過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學(xué)校都以C語言為標(biāo)準(zhǔn)，只有少部分學(xué)校使用Pascal 和Fortran。算法的描述和驗(yàn)證常用C語言來做。例如要

電子設(shè)計(jì)自動(dòng)化
2013-08-21

C語言 BSP HDL VERILOG
Verilog HDL獨(dú)家程序設(shè)計(jì)經(jīng)驗(yàn)分享

對(duì)于Verilog HDL的初學(xué)者，經(jīng)常會(huì)對(duì)語法中的幾個(gè)容易混淆的地方產(chǎn)生困惑。下面列出幾個(gè)常見問題和解決它們的小竅門。1.“=”和“<=”的區(qū)分方法前面的內(nèi)容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(<=

電子設(shè)計(jì)自動(dòng)化
2013-08-21

信號(hào) WIRE HDL VERILOG
Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

實(shí)例的內(nèi)容及目標(biāo)1．實(shí)例的主要內(nèi)容本實(shí)例通過Verilog編程實(shí)現(xiàn)在紅色颶風(fēng)II代Xilinx開發(fā)板上面實(shí)現(xiàn)對(duì)鍵盤、LCD、RS-232等接口或者器件進(jìn)行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機(jī)上的超級(jí)

電子設(shè)計(jì)自動(dòng)化
2013-08-21

接口控制 HDL VERILOG
Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結(jié)構(gòu)描述的語言。也就是說，既可以用電路的功能描述，也可以

電子設(shè)計(jì)自動(dòng)化
2013-08-21

端口 BSP HDL VERILOG
三原則助力FPGA系統(tǒng)設(shè)計(jì)

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固

嵌入式動(dòng)態(tài)
2013-07-11

FPGA 系統(tǒng)設(shè)計(jì) HDL語言 VERILOG
設(shè)計(jì)FPGA系統(tǒng)應(yīng)了解的三個(gè)原則

一.面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。在

電子設(shè)計(jì)自動(dòng)化
2013-03-27

C語言 HDL語言設(shè)計(jì)FPGA VERILOG
Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

1 引言近30年來，由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式。可以說

電子設(shè)計(jì)自動(dòng)化
2012-10-08

STATE HDL語言 FPGA/CPLD VERILOG
基于串口通訊的Verilog設(shè)計(jì)

1 串口通信基本特點(diǎn)隨著多微機(jī)系統(tǒng)的應(yīng)用和微機(jī)網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。串行通信是在一根傳輸線上一位一位地傳送信息.這根線既作數(shù)據(jù)線又作聯(lián)絡(luò)線。串行通信作為一種主要的通信方式，由于所用的傳輸線少

電子設(shè)計(jì)自動(dòng)化
2012-09-03

串口通訊 SE STATE VERILOG
基于Verilog HDL語言的32X8 FIFO設(shè)計(jì)

摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲(chǔ)器的交替讀、寫機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫的能力,完全基于Verilog HDL語言實(shí)現(xiàn)了電路功能

電子設(shè)計(jì)自動(dòng)化
2012-09-03

存儲(chǔ)器 FIFO HDL語言 VERILOG
Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)

隨著數(shù)字時(shí)代的到來，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個(gè)方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moore's Law)的預(yù)言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設(shè)計(jì)理

模擬
2012-07-31

數(shù)據(jù)采集系統(tǒng) ADC HDL VERILOG
基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

摘要：在此利用Verilog HDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語言設(shè)計(jì)了各個(gè)功能模塊，并使用Modelsim軟件

工業(yè)控制
2012-07-30

控制器設(shè)計(jì) HDL語言 CAN總線控制器 VERILOG
基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

　ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。當(dāng)今

模擬
2012-07-23

SYSTEM SYSTEMC SYSTEMVERILOG VERILOG
用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

嵌入式教程
2012-05-21

FPGA VHDL PLD VERILOG
Verilog串口UART程序

========================================================================== //----------------------------------------------------- // Design Name : uart // File Name : uart.v // Function : S

數(shù)字電源
2012-03-23

BSP INPUT 串口UART VERILOG
Verilog串口UART程序

Verilog串口UART程序

嵌入式教程
2012-03-23

BSP INPUT 串口UART VERILOG

首頁上一頁 1 2 3 4 5 6 7 8 9 下一頁尾頁

VERILOG

Verilog HDL基礎(chǔ)教程之：數(shù)據(jù)類型和運(yùn)算符

Verilog HDL基礎(chǔ)教程之：實(shí)例5 交通燈控制器

Verilog HDL基礎(chǔ)j教程之：程序基本結(jié)構(gòu)

Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

Verilog HDL基礎(chǔ)教程之：組合邏輯電路的實(shí)現(xiàn)

Verilog HDL與C語言的區(qū)別與聯(lián)系詳解

Verilog HDL獨(dú)家程序設(shè)計(jì)經(jīng)驗(yàn)分享

Verilog HDL基礎(chǔ)教程之：實(shí)例4 PS/2接口控制

Verilog HDL基礎(chǔ)教程之：程序基本結(jié)構(gòu)

三原則助力FPGA系統(tǒng)設(shè)計(jì)

設(shè)計(jì)FPGA系統(tǒng)應(yīng)了解的三個(gè)原則

Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

基于串口通訊的Verilog設(shè)計(jì)

基于Verilog HDL語言的32X8 FIFO設(shè)計(jì)

Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)

基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程

Verilog串口UART程序

Verilog串口UART程序

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻