“多核DSP”也許對大多數人而言并不是個陌生的概念，早在幾年前，為了提升性能、降低功耗，在處理器中增加內核已經成為計算和嵌入式處理器產業(yè)的標準作法。

然而，正當多內核技術在處理器領域發(fā)展得紅紅火火之時，多核DSP似乎顯得不瘟不火，還僅僅停留在無線基礎設施應用上。
多核DSP之困

正如多核技術被計算應用廣泛采納一樣：以更低的功率提供更高的性能驅使DSP技術必須“一次又一次打破性能藩籬”。“要么是單板面積受限，要么是處理能力受限，越來越多的客戶需要更高的處理平臺，”德州儀器中國區(qū)DSP業(yè)務開發(fā)經理郝曉鵬對電子工程世界如是說。

用戶的需求是多種多樣的。在通信基礎設施的信號處理中，無論是語音用戶、數據用戶還是多媒體用戶，所需的是單位通道成本低、功耗??；而對于視頻檢測、醫(yī)療影像等應用，越來越復雜的二維、三維甚至四維的圖像處理，需要并行化的系統(tǒng)并能夠運行復雜的算法；另外，在高性能、高強度終端設備中，包括醫(yī)療中的核磁共振，實時的現場通信，這些設備需要在極短的時間完成信號處理分析，這時對性能的要求是非常高的。

而目前幾百到1GHz的單核處理器遠遠不能滿足這種需求。

與此同時，單核通過提升硅工藝而大幅提升性能的理論，伴隨著漏電流的發(fā)現，已經不再奏效。同時，主頻從最初的幾百兆赫茲到1.2G赫茲甚至更高，功耗也隨之提升，單板功耗已不可控。功耗的提升，為整個系統(tǒng)設計帶來前所未有的復雜度。此時多核的誕生似乎是理所當然。

然而，核越多面臨的挑戰(zhàn)也越大：首先，功耗，這是多核環(huán)境下在系統(tǒng)硬件設計上要考慮的一個重要問題，過高的功耗會造成散熱困難進而影響系統(tǒng)的穩(wěn)定性。同時，把更多的處理核心集成到一起需要更精細的制造工藝，例如45納米甚至更窄的線寬，成本必然會提升。程序優(yōu)化會更加越困難，而這些優(yōu)化工作往往不是開發(fā)系統(tǒng)和編譯器能完成的，而是需要大量的高素質人才來完成。

隨之而來的，是開發(fā)人員必須學會如何劃分設計以便高效地使用多核DSP。“許多人希望編譯器能完成分割任務。但這不是一蹴而就的事。為了用好這些器件，我們需要學會多角度的思考。” TI公司多核解決方案部經理Ray Simar表示。

性能與功耗的決斗

然而，以上的種種挑戰(zhàn)絲毫不會影響DSP廠商的腳步，也正是看到了種種需求與挑戰(zhàn)，德州儀器 (TI)日前推出了一款在單一裸片上集成了三個 1 GHz 的 TMS320C64x+™ 內核的DSP處理器——TMS320C6474。大多數人心中不免有些疑問：雙核、四核、八核，似乎這些產品已經見怪不怪，甚至TI本身也已經推出過6 DSP內核的TNETV3020。這個時候推出這樣一款產品，是不是略顯過時？

“這主要是看用戶的需求，”郝曉鵬解釋道。多核DSP的應用是極具特點的，如無線基站、醫(yī)療影像、現場通信等等，這些領域的客戶對多核DSP的需求是芯片廠商推出產品的首要考慮因素。他們所需的單芯片功耗是多少？從而決定使用多少內核；他們所需單芯片的處理能力是多少？這是靠具體應用決定的；多核DSP的可編程性和升級維護以及如何在多核的情況下有效提升并行度？種種諸多因素的折衷，最終導致了這款三核芯片的誕生。

TMS320C6474 在單一裸片上集成了三個 1 GHz 的 TMS320C64x+™ 內核，可實現 3 GHz 的原始 DSP 性能，而功耗和DSP成本則分別比離散處理解決方案降低了 1/3和 2/3。

“一方面要降低功耗，但另一方面又要為新的多媒體和娛樂應用增強系統(tǒng)性能，”相信這是大多數無線移動終端和其他節(jié)能型平臺制造商的都要面對的進退兩難的局面?；?C6474 的解決方案有著更為明顯的優(yōu)勢。例如，為了滿足 25 瓦的功率預算要求，設計人員不能采用超過 8 個 1 GHz TMS320C6455 單核 DSP，且每個 DSP 的功耗必須為 3W左右，這一系統(tǒng)的總體性能為 8 GHz。與之對應的是基于 C6474 的系統(tǒng)僅包含四顆芯片，每顆芯片的功耗約為 6W。但由于每個處理器包含了三個 1 GHz 內核，系統(tǒng)總性能將達到 12 GHz，從而使單位功率下的性能提高了50%。功耗的提升更多得益于TI 的 SmartReflex 技術，通過 TI 的深亞微米工藝技術顯著降低了芯片級漏電。該技術由一系列智能和自適應硬件與軟件技術組成的，這些技術可根據設備活動、操作模式和溫度來動態(tài)控制電壓、頻率和功率。

同時，多核DSP天生的使命就是提升性能。C6474 在同一裸片上集成了三個 1 GHz 的 C64x+™ 內核，可實現 3 GHz 的 DSP 性能，即處理能力為 24,000 MMACS（16 位）或 48,000 MMACS（8 位）。同時，考慮到很好的延續(xù)性，該產品與諸如 TMS320C6452 與 TMS320C6455 等基于 C64x+ 內核的單核 DSP的代碼完全兼容，而且與 TMS320C641x等基于前代 TMS320C64x™ 內核的產品也完全兼容。

高性能處理器需要高性能外設，因此C6474 集成了 Viterbi 與 Turbo 加速器，從而可大幅提高這些常用算法的處理效率。此外，該處理器還包含有幾個串行器／解串器 (SERDES) 接口，如 SGMII 以太網 MAC (EMAC)、天線接口 (AIF) 以及 Serial RapidIO (SRIO)。每個內核都配有 32 kB 的 L1 程序存儲器與 L1 數據存儲器，可支持兩種配置的 3 MB 總體 L2 存儲器（每個內核 1 MB，或者 1.5 MB / 1 MB / 0.5 MB 的配置）以及TI 速度最快、運行速率達 667 MHz的 DDR2 存儲器接口，從而可對外設與處理器內核進行有益的補充。

然而，不可否認的是，多核DSP開發(fā)環(huán)境與單核DSP的開發(fā)環(huán)境畢竟還有很大不同，而且工程師對多核處理平臺還是有一些擔心的，其中如何更有效發(fā)揮多核DSP應用的性能是最主要的問題。

“這就涉及到TI提供的編譯器系統(tǒng)，”郝曉鵬說。C6474 評估板 (EVM) 包括兩個 C6474 處理器，一個支持 EMAC、AIF 以及 SRIO SERDES 接口的高速 DSP 互聯單元以及 Orcad 與 Gerber 等設計文件。此外，C6474 EVM 還提供具有 XDS560 仿真器的板載 JTAG 接頭 (JTAG header)，并提供電路板專用的 Code Composer Studio™ (CCStudio) 集成開發(fā)環(huán)境 (IDE)。TMDXEVM6474 的定價為 1995 美元。此外，VirtualLogix™ 還推出了面向C6474的VLX™。VLX Real-Time Virtualization™ 軟件使 TI 的 DSP 平臺在運行 TI DSP/BIOS™ 內核執(zhí)行傳統(tǒng) DSP 任務的同時，還可執(zhí)行 VirtualLogix Linux™，從而無需添加專用處理器便可快速采用并集成通用網絡、高級網絡或控制功能。

不過，最終回到多核的市場，無疑是功耗與性能的決斗。

TI DSP也正是瞄準了這兩大方向，C6474是瞄準高性能的多內核。另外一個分支則是瞄準低功耗多內核。

并非一蹴而就

正如被大家問到“多核DSP是否會代替單核DSP”時，郝曉鵬稱要看具體應用場景，如果一個單核處理器已經足夠，就沒有必要再放一個多核處理器了。而且，各個DSP之間，在功耗、成本、單板面積都不適合多核DSP平臺時，也要用分立的解決方案。

多年來蜂窩電話和通信行業(yè)中一直使用異質DSP（一個DSP內核和一個RISC CPU內核）。這些處理器的目標應用可以被很好地劃分為適合DSP的信號處理任務和適合RISC CPU的控制任務。

但是，DSP芯片廠商都看好多核是未來DSP的趨勢，并為此努力著。PicoChip很早前推出的picoArray架構就整合了多個相同的內核來支持高性能DSP，ADI的Blackfin BF561雙核DSP也可以很好地執(zhí)行兩種任務。不過，ADI公司Blackfin應用經理David Katz表示，雖然“多內核是我們發(fā)展策略中的重要組成部分，但ADI在BF561后就沒有推出過同類多核DSP設計。”

TI本身也于2007年年初推出了用于通信的多核DSP——TNETV3020，其主要用于高密度核心網絡，采用6個DSP內核、1個開關矩陣和多種串行I/O通道，允許設計師針對通道格式轉換等任務對設計進行配置。同樣，音頻處理也需要對多任務實現高性能處理，對此，飛思卡爾新款Symphony DSP56724和DSP56725 DSP采用了一種雙核架構，允許開發(fā)人員分割處理任務，同時復用現有的代碼。用于視頻或混合音頻與視頻處理的多核DSP也已出現，例如Cradle Technologies公司的CT3616，Gennum公司的Voyageur以及Cirrus Logic公司的音頻用多核DSP。

雖然大多數開發(fā)人員缺少劃分軟件的經驗，而自動化工具支持也非常缺乏，同類多核DSP并未得到廣泛應用。正如TI公司的Simar所說，“展望未來，我們可以發(fā)現，針對DSP的多核技術不會只是小把戲，它將變得越來越普及。”