
中國北京,2025年10月15日——全球領(lǐng)先的半導(dǎo)體公司Analog Devices, Inc. (Nasdaq: ADI)宣布推出綜合性產(chǎn)品系列ADI Power Studio,可實現(xiàn)先進的建模、元件推薦、效率分析與仿真功能。此外,ADI還發(fā)布了Power Studio產(chǎn)品系列中具備現(xiàn)代化用戶體驗的兩款網(wǎng)頁端新工具(ADI Power Studio Planner和ADI Power Studio Designer)的早期版本。這兩款新工具與ADI Power Studio全套產(chǎn)品系列(包括LTspice?、SIMPLIS?、LTpowerCAD?、LTpowerPlanner?、EE-Sim?、LTpowerPlay?和LTpowerAnalyzer?)相結(jié)合,能夠有效簡化整個電源系統(tǒng)設(shè)計流程。
Pragmatic Semiconductor Ltd. 于今日宣布,任命 Peter Herweck 為公司董事會主席,此任命立即生效。Herweck 將接替自2020年起擔(dān)任該職位的 Erik Langaker。在歷經(jīng)五年的卓越領(lǐng)導(dǎo)與寶貴貢獻后,Langaker 即將卸任。
在集成電路(IC)的工作過程中,穩(wěn)定的電源供應(yīng)是確保其性能可靠、功能正常的關(guān)鍵前提。然而,由于 IC 內(nèi)部電路的開關(guān)動作、外部負(fù)載變化等因素,電源系統(tǒng)極易產(chǎn)生噪聲,導(dǎo)致電源阻抗升高,進而影響 IC 的工作穩(wěn)定性。電源去耦技術(shù)作為解決這一問題的核心手段,通過合理設(shè)計能夠有效降低電源阻抗,為 IC 提供低噪聲、高穩(wěn)定性的供電環(huán)境。本文將從電源噪聲的產(chǎn)生機制入手,深入分析電源去耦的原理,詳細(xì)闡述去耦電容選型、布局設(shè)計等關(guān)鍵技術(shù)要點,并結(jié)合實際應(yīng)用場景說明其實施策略。
歡迎大家來到芯盟生態(tài)“半導(dǎo)體-芯觀察“,在這里我們將分享行業(yè)動態(tài),人物的風(fēng)采,企業(yè)智造,專業(yè)的技術(shù)知識和規(guī)范解讀,帶您了解目前國內(nèi)外的行業(yè)現(xiàn)狀,動態(tài),前沿技術(shù),分析解答目前行業(yè)遇到的痛點和熱點事件,為您呈現(xiàn)最新的行業(yè)解決方案。
摘要:近年來,芯片(集成電路)作為國之重器在舉國上下得到了廣泛的重視,推動了輕資產(chǎn)重知產(chǎn)的芯片設(shè)計行業(yè)快速發(fā)展,據(jù)統(tǒng)計我國有5000多家芯片設(shè)計公司,但是從上市公司的上半年業(yè)績公告來看,國內(nèi)半年凈利潤超過一億元的芯片設(shè)計公司可能也就20家左右
在光電混合集成電路設(shè)計中,信號串?dāng)_已成為制約系統(tǒng)性能的核心瓶頸。據(jù)行業(yè)數(shù)據(jù)顯示,超過60%的電磁兼容問題源于布局不當(dāng)導(dǎo)致的信號耦合,尤其在高速光通信模塊和激光雷達等應(yīng)用場景中,微弱光電信號與高頻數(shù)字信號的交叉干擾可引發(fā)高達15dB的信噪比劣化。本文結(jié)合工程實踐,系統(tǒng)闡述避免串?dāng)_的實操規(guī)范。
在集成電路(IC)工作過程中,穩(wěn)定的電源供應(yīng)是確保其性能可靠的核心前提。而電源網(wǎng)絡(luò)的阻抗特性直接決定了供電質(zhì)量 —— 當(dāng)電源進入 IC 各引腳的阻抗過高時,易引發(fā)電壓波動、噪聲干擾等問題,嚴(yán)重時甚至導(dǎo)致電路功能失效。電源去耦技術(shù)作為抑制阻抗升高的核心手段,通過合理的電容配置、布局優(yōu)化及布線設(shè)計,可有效降低電源網(wǎng)絡(luò)阻抗,為 IC 提供穩(wěn)定的供電環(huán)境。
在進行集成塊直流電壓或直流電阻測試時要規(guī)定一個測試條件,尤其是要作為實測經(jīng)驗數(shù)據(jù)記錄時更要注意這一點。通常把各電位器旋到機械中間位置,信號源采用一定場強下的標(biāo)準(zhǔn)信號。當(dāng)然,如能再記錄各功能開關(guān)位置,那就更有代表性。
本文介紹一款小尺寸、功能強大、低噪聲的單芯片同步升壓轉(zhuǎn)換器。文章重點介紹了該集成電路的多個特性。這些特性能夠增強電路性能,并支持定制,以滿足各種應(yīng)用的要求。
"十四五"期間GDP年均增長9.6%,每年安排產(chǎn)業(yè)發(fā)展資金超百億元 北京2025年9月5日 /美通社/ -- 9月4日,在北京市人民政府新聞辦公室舉行的"一把手發(fā)布?京華巡禮"系列主題新聞發(fā)布會上,北京經(jīng)開區(qū)對外發(fā)布, "十四五...
Puttshack 的 Trackaball 以 Nordic nRF54L15 系統(tǒng)級芯片 (SoC) 監(jiān)控傳感器并實現(xiàn)低功耗藍(lán)牙連接,并以nPM2100 電源管理集成電路(PMIC)節(jié)省耗電
近日,我國首臺自主研發(fā)的商用電子束光刻設(shè)備“羲之”在浙江余杭正式發(fā)布,標(biāo)志著我國在高端半導(dǎo)體制造設(shè)備領(lǐng)域又邁出了重要一步!
通過將Ceva的NeuPro-Nano和NeuPro-M神經(jīng)處理單元(NPU)集成在揚智科技的VDSS平臺中,可為智能邊緣設(shè)備提供高效的人工智能加速,從而推動揚智科技的設(shè)計服務(wù)業(yè)務(wù)發(fā)展,以滿足人工智能帶動的專用集成電路設(shè)計需求
隨著集成電路技術(shù)持續(xù)向更小尺寸、更高集成度發(fā)展,天線效應(yīng)已成為影響芯片性能與可靠性的關(guān)鍵因素。在芯片制造過程中,特定工藝步驟會產(chǎn)生游離電荷,而暴露的金屬線或多晶硅等導(dǎo)體宛如天線,會收集這些電荷,致使電位升高。若這些導(dǎo)體連接至 MOS 管的柵極,過高電壓可能擊穿薄柵氧化層,導(dǎo)致電路失效。因此,深入理解并有效減少天線效應(yīng),對提升集成電路性能與可靠性至關(guān)重要。
在現(xiàn)代電子系統(tǒng)中,集成電路(IC)的性能對于整個系統(tǒng)的功能和可靠性起著至關(guān)重要的作用。而確保電源以低阻抗進入 IC 是維持其良好性能的關(guān)鍵因素之一。電源去耦作為一種重要手段,能夠有效減少電源噪聲和紋波,保持電源的穩(wěn)定性,從而為 IC 提供純凈、低阻抗的電源輸入。
復(fù)旦大學(xué)與復(fù)旦微電子集團正式簽署戰(zhàn)略合作協(xié)議,標(biāo)志著校企雙方在科研協(xié)同、技術(shù)轉(zhuǎn)化、機制共建等關(guān)鍵領(lǐng)域邁入深層次合作新階段。
在電子電路的設(shè)計與應(yīng)用中,確保電源進入集成電路(IC)的穩(wěn)定性至關(guān)重要。電源去耦作為一種關(guān)鍵技術(shù)手段,對于維持電源進入 IC 各點的低阻抗發(fā)揮著不可或缺的作用。無論是模擬集成電路,如放大器和轉(zhuǎn)換器,還是混合信號器件,像 ADC 和 DAC,亦或是數(shù)字 IC,例如 FPGA,它們的正常工作都與電源的穩(wěn)定性緊密相連。
具有自我保護功能的緊湊型設(shè)計,簡化了物聯(lián)網(wǎng)安全系統(tǒng)、家庭和樓宇自動化的安裝
7月11日-12日,由中國集成電路設(shè)計創(chuàng)新聯(lián)盟、國家“芯火”雙創(chuàng)基地(平臺)聯(lián)合主辦的第五屆中國集成電路設(shè)計創(chuàng)新大會暨IC應(yīng)用生態(tài)展(ICDIA 2025)在蘇州成功召開!
中興微電子認(rèn)為,通用CPU憑借其高性價比、強兼容性與低延遲特性,正成為大模型推理服務(wù)器實現(xiàn)“普惠”的重要選項。而在這場算力革新中,RISC-V架構(gòu)憑借其開放、靈活、可擴展的基因,展現(xiàn)出破解LLM高效推理核心命題的獨特潛力。7月11-12日,“第五屆中國集成電路設(shè)計創(chuàng)新大會暨IC應(yīng)用生態(tài)展”(ICDIA創(chuàng)芯展)在蘇州盛大開幕。