基于FPGA的快速并行FFT及其在空間太陽望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)用

在空間太陽望遠(yuǎn)鏡的在軌高速數(shù)據(jù)處理中，運算時間是影響系統(tǒng)性能的重要環(huán)節(jié)之一。利用FPGA豐富的邏輯單元實現(xiàn)快速傅里葉變換（FFT），解決 了在軌實時大數(shù)據(jù)量圖像處理與航天級DSP運算速度不足之間的矛盾；利用溢出監(jiān)測移位結(jié)構(gòu)解決了定點運算的動態(tài)范圍問題。經(jīng)過實驗驗證，各項指標(biāo)均達(dá)到了設(shè)計要求。

ALTERA FPGA在微處理器系統(tǒng)中的在應(yīng)用配置

ALTERA公司SRAM工藝可編程器件應(yīng)用廣泛，專用配置器件比較昂貴。在具有微處理器的系統(tǒng)中，使用微處理器系統(tǒng)的存儲器來存儲配置數(shù)據(jù)，并通過微處理器配置FPGA，這種方法幾乎不增加成本。微處理器根據(jù)不同的程序應(yīng)用，采用不同的配置數(shù)據(jù)對FPGA進(jìn)行配置，使FPGA實現(xiàn)與該應(yīng)用有關(guān)的特定功能。詳細(xì)介紹了微處理器系統(tǒng)中連接簡單的被動串行配置方法和被動并行異步配置方法。

FPGA和DSP明幫暗戰(zhàn)，爭奪20億美元高性能信號處理市場

經(jīng)過20多年的努力后，在工藝技術(shù)進(jìn)步和市場需求的推動下，“大器晚成”的FPGA終于從外圍邏輯應(yīng)用進(jìn)入到信號處理系統(tǒng)核心。在多個應(yīng)用場合擊敗ASIC后，現(xiàn)在FPGA廠商又開始將目光瞄向了一向是親密戰(zhàn)友的DSP陣營。

基于賽靈思FPGA的數(shù)字頻域干擾抵消器

DSP+FPGA在高速高精運動控制器中的應(yīng)用

數(shù)字信號處理器具有高效的數(shù)值運算能力,并能提供良好的開發(fā)環(huán)境，而可編程邏輯器件具有高度靈活的可配置性。本文描述了通過采用TMS320C32浮點DSP和可編程邏輯器件（FPGA）的組合運用來構(gòu)成高速高精運動控制器， 該系統(tǒng)通過B樣條插值算法對運動曲線進(jìn)行平滑處理以及運用離散PID算法對運動過程加以控制。

基于FPGA和DSP的高速瞬態(tài)信號檢測系統(tǒng)

目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進(jìn)行實時無損耗監(jiān)測的方法和手段，并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實現(xiàn)了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二，為可靠性試驗提供一種在線的無損耗實時檢測系統(tǒng)，以便對電火工品的發(fā)火全過程進(jìn)行監(jiān)測;第三，為電火工品的發(fā)火可靠性認(rèn)證和評估提供真實的評價依

FPGA為傳統(tǒng)DSP應(yīng)用提供靈活的可重配置解決方案

信號處理是連接現(xiàn)實世界和數(shù)字運算世界的橋梁。隨著用數(shù)字信號處理實現(xiàn)的算法變得日益復(fù)雜，對這些算法的性能要求呈指數(shù)上升。針對成本敏感的大批量設(shè)備，比如蜂窩電話、機頂盒和電腦圖形卡等，這一要求正在大力推動非常特殊的特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)的開發(fā)。然而對許多其它設(shè)備來說，實現(xiàn)高性能數(shù)字信號處理的唯一選擇是通用數(shù)字信號處理器(DSP)以及最新的現(xiàn)場可編程門陣列(FPGA)。

基于FPGA的DDFS與DDWS兩種實現(xiàn)方式

RS編譯碼的一種硬件解決方案

提出了基于歐氏算法和頻譜分析相結(jié)合的RS碼硬件編譯碼方法；利用FPGA芯片實現(xiàn)了GF（2 8）上最高速率為50Mbps、最大延時為640ns的流式譯碼方案，滿足了高速率的RS編譯碼需求。

基于FPGA的實時聲源定位

實現(xiàn)多端口1Gbps 和10Gbps TCP/iSCSI 協(xié)議處理任務(wù)卸載解決方案

Virtex-5 LXT 平臺為創(chuàng)建占位空間更小的系統(tǒng)級多端口1Gbps 和10Gbps TCP卸載引擎 (TOE) 奠定基礎(chǔ)

ESL綜合解決方案提高DSP的設(shè)計效率，推動ASICS與FPGA器件發(fā)展

電子產(chǎn)品中數(shù)字信號處理(DSP)芯片的使用率正急劇增加?，F(xiàn)場可編程門陣列(FPGA)可支持?jǐn)?shù)百萬個門，并以DSP為中心，這種特性使其性能比標(biāo)準(zhǔn)的DSP芯片有了大幅提升。此外，F(xiàn)PGA還可進(jìn)行中小型批量生產(chǎn)，能支持非常強大的原型設(shè)計與驗證技術(shù)，以實現(xiàn)DSP算法的實時仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。

用FPGA替代DSP實現(xiàn)實時視頻處理

隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計和實現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求集成為同類產(chǎn)品時引發(fā)的諸多問題。本文介紹FPGA在視頻處理中的應(yīng)用，與ASSP和芯片組解決方案相比，F(xiàn)PGA可根據(jù)當(dāng)前(中國)設(shè)計工程師的實際需求提供不同層次的靈活性，并保持明顯優(yōu)于傳統(tǒng)DSP的性能。

基于FPGA雷達(dá)成像方位脈沖壓縮系統(tǒng)

數(shù)字圖像水印的FPGA實現(xiàn)步驟

1 背景知識日常生活中我們經(jīng)常見到數(shù)字圖像水印的存在。例如圖1所示。數(shù)字圖像水印在日常生活中也起到非常重要的作用。它們以各種方法來保護(hù)所有者的權(quán)益，包括：版權(quán)識別;

基于FPGA的并行DSP芯片實時圖像編碼平臺

圖像壓縮技術(shù)在現(xiàn)代生活中的地位越來越重要，隨著現(xiàn)在的DSP處理數(shù)據(jù)速度的提高，對傳統(tǒng)的圖像壓縮而言，單片DSP即可達(dá)到很好的效果。但由于信息量的增長，尤其是高清晰度等概念的提出，系統(tǒng)的處理數(shù)據(jù)能力也需要提高，尤其是要求實時圖像壓縮編碼時，單片DSP無法勝任這樣的工作，即使是專用芯片也無法達(dá)到相應(yīng)的要求。近十年來DSP技術(shù)飛速發(fā)展，在DSP主頻得到重大突破的同時，其并行技術(shù)和外部通信技術(shù)也得到了很大的提高?，F(xiàn)在各大DSP 廠商所生產(chǎn)的DSP都在數(shù)據(jù)級和指令級上實現(xiàn)了不同的并行技術(shù)，如TI公司的TMS320

“萬能芯片”FPGA在深度學(xué)習(xí)領(lǐng)域的用法

人工智能的風(fēng)潮從技術(shù)一路蔓延到硬件，讓“芯片”成為今年行業(yè)里盛極一時的主題。人們關(guān)注通用芯片領(lǐng)域里CPU和GPU不斷刷新的基準(zhǔn)(benchmark)，更對專用芯片(ASIC

一種基FPGA和DSP的高性能PCI數(shù)據(jù)采集處理卡設(shè)計

最近幾年具有乘法器及內(nèi)存塊資源的大容量FPGA以及基于IP核嵌入的FPGA開發(fā)技術(shù)的出現(xiàn)，可以將嵌入式微處理器、專用數(shù)字器件和高速DSP算法以IP核的形式方便的嵌入FPGA，以硬件編程的方法實現(xiàn)高速信號處理算法，這種形式的嵌入為高端應(yīng)用領(lǐng)域提供了超高性價比的解決方案。

DSP+FPGA嵌入式多路視頻監(jiān)控系統(tǒng)硬件平臺

近幾年來，尤其是911以后，各種場合的視頻監(jiān)控的需求日益旺盛，并且同一場合可能需要同時監(jiān)控多個目標(biāo)，這給我們提出了盡可能地降低單路視頻處理成本的要求。用單個DSP處理器完成盡可能多路的數(shù)字視頻壓縮處理，將無疑是降低單路視頻監(jiān)控成本的有效方法。幸運的是，隨著DSP處理性能的不斷提高，及嵌入式數(shù)字視頻編解碼算法的進(jìn)一步優(yōu)化和日趨完善、成熟，使得單個DSP完成多達(dá)8路CIF格式的數(shù)字視頻壓縮處理成為可能。本文采用TI公司最新推出的Davinci系列DSP中的一款TMS320DM6437和Xilinx公司的高性能

DSP HPI口與PC104總線接口的FPGA設(shè)計

通過對TI公司TMS320C5000系列DSP HPI總線和PC104總線時序的分析，以VHDL語言為工具，使用Altera的FPGA芯片EP1K50，設(shè)計完成PCI04總線和DSP HPI總線之間的通信接口，并在一款以TMS320VC5409DSP為數(shù)據(jù)采集處理器、研華嵌入式工控主板PCM-5825為系統(tǒng)主板組成的嵌入式數(shù)據(jù)采集系統(tǒng)申得到了運用；給出與整個接口設(shè)計相關(guān)的VHDL源代碼和在PCM-5825上驗證接口設(shè)計的X86匯編語言程序。