FPGA

關(guān)注412人關(guān)注

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

基于FPGA的高速PCB的設(shè)計(jì)

隨著現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)已發(fā)展成為真正的可編程系統(tǒng)級(jí)芯片，利用這些芯片設(shè)計(jì)印制電路板(PCB)的任務(wù)變得愈加復(fù)雜。要完全實(shí)現(xiàn)FPGA 的功能，需要對(duì)PCB 板進(jìn)行精心設(shè)計(jì)。采用高速FPGA 進(jìn)行設(shè)計(jì)時(shí)，在板開(kāi)發(fā)之前和開(kāi)

電子設(shè)計(jì)自動(dòng)化
2018-06-22

FPGA PCB
基于DSP的H.264編碼器的電路設(shè)計(jì)

H.264是ITU-T的視頻編碼專家組(VCEG)和ISO／IEC的活動(dòng)圖像專家組(MPEG)聯(lián)合制定的視頻壓縮標(biāo)準(zhǔn)。它在H.263／H.263++的基礎(chǔ)上發(fā)展,在繼承所有編碼壓縮技術(shù)優(yōu)點(diǎn)。

嵌入式硬件
2018-06-22

DSP 電路設(shè)計(jì) h.263 FPGA
FPGA/DSP技術(shù)的1553B飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì)

目前，隨著工藝和技術(shù)的進(jìn)步，集成電路技術(shù)的發(fā)展已經(jīng)使得在一個(gè)芯片上集成一個(gè)可編程系統(tǒng)（Programmable System ON a Chip，PSOC）成為可能。其中，現(xiàn)場(chǎng)可編程門(mén)陣列.

嵌入式硬件
2018-06-22

DSP 總線與接口 1553b飛機(jī)總線 FPGA
基于FPGA的多DSP紅外實(shí)時(shí)圖像處理系統(tǒng)電路設(shè)計(jì)

隨著紅外探測(cè)技術(shù)迅猛的發(fā)展，當(dāng)今紅外實(shí)時(shí)圖像處理系統(tǒng)所要處理的數(shù)據(jù)量越來(lái)越大，速度要求也越來(lái)越快，利用目前主流的單DSP+ FPGA硬件架構(gòu)進(jìn)行較為復(fù)雜的圖像處理算法運(yùn)算時(shí).

嵌入式硬件
2018-06-22

DSP 紅外電路設(shè)計(jì) 實(shí)時(shí)圖像處理 FPGA
基于FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用.

嵌入式硬件
2018-06-22

adsp 總線與接口 ts201總線 FPGA
Linux基礎(chǔ)架構(gòu)在晶心平臺(tái)上的移植研究

鑒于越來(lái)越多使用者將Linux移植到晶心平臺(tái)(Andes Embedded?)上(AndesCore? N12或N10)，本文的目的在協(xié)助使用者快速、有效率的將Linux 移植到自建的FPGA板子上(CPU是AndesCore? 的 N12或N10)。筆者曾協(xié)助多家公司工程師進(jìn)行Linux移植到晶心平臺(tái)的工作，將Linux移植過(guò)程容易遭遇的問(wèn)題與盲點(diǎn)進(jìn)行實(shí)際說(shuō)明，期望能對(duì)使用者有所幫助，也希望讀者不吝指教提供您寶貴的意見(jiàn)。

嵌入式軟件
2018-06-21

Linux 基礎(chǔ)架構(gòu) FPGA
分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)框圖、硬件原理

構(gòu)建以FPGA為核心的通信處理模塊，內(nèi)置一個(gè)32位處理器，加載uCLinux操作系統(tǒng)，驅(qū)動(dòng)兩個(gè)CMOS接口、一個(gè)SPI射頻接口、一個(gè)以太網(wǎng)接口、一塊液晶顯示器；硬件加速定位、圖像預(yù)處理、編碼等算法；開(kāi)發(fā)良好人機(jī)交互接口。

嵌入式軟件
2018-06-21

Zigbee 視頻監(jiān)控 Linux Virtex ii FPGA
用FPGA技術(shù)實(shí)現(xiàn)某新型通信設(shè)備中PCM碼流處理

摘要：本文根據(jù)FPGA器件的特點(diǎn)，介紹了應(yīng)用FPGA設(shè)計(jì)某通信設(shè)備中PCM碼流處理模塊的一種方案。并就設(shè)計(jì)中遇到的問(wèn)題進(jìn)行了分析。關(guān)鍵詞：FPGA；RAM 引言由于FPGA器件可實(shí)現(xiàn)所有數(shù)字電路功能，具有結(jié)構(gòu)靈活、設(shè)計(jì)周

電子設(shè)計(jì)自動(dòng)化
2018-06-21

通信設(shè)備技術(shù) FPGA
LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器優(yōu)勢(shì)詳解

　　概覽　　無(wú)線設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測(cè)試無(wú)線設(shè)備，需要大量更復(fù)雜的測(cè)試設(shè)備，其成本也在不斷

測(cè)試測(cè)量
2018-06-21

LabVIEW 射頻儀器 FPGA
基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計(jì)

摘　要：介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法。詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA予以實(shí)現(xiàn)。關(guān)鍵詞： VHDL語(yǔ)言　全數(shù)字鎖相環(huán)路(DPLL)　片上系統(tǒng)(SOC) FPGA 數(shù)字鎖相環(huán)路已在數(shù)

電子設(shè)計(jì)自動(dòng)化
2018-06-21

數(shù)字鎖相環(huán) FPGA
基于Altera FPGA的軟硬件協(xié)同仿真

摘要：簡(jiǎn)要介紹了軟硬件協(xié)同仿真技術(shù)，指出了在大規(guī)模FPGA開(kāi)發(fā)中軟硬件協(xié)同仿真的重要性和必要性，給出基于Altera FPGA的門(mén)級(jí)軟硬件協(xié)同仿真實(shí)例。關(guān)鍵詞：系統(tǒng)級(jí)芯片設(shè)計(jì)；軟硬件協(xié)同仿真；FPGA；中圖分類(lèi)號(hào)：TN4

電子設(shè)計(jì)自動(dòng)化
2018-06-20

Altera 軟硬件 FPGA
基于FPGA的HMAC_SHA1_96算法設(shè)計(jì)與實(shí)現(xiàn)

摘要：在簡(jiǎn)要介紹安全散列函數(shù)SHA1和HMAC_SHA1_96算法體系的基礎(chǔ)上，結(jié)合FPGA芯片(Altera 的APEX20KE系列)的特點(diǎn)，進(jìn)行信息安全加密驗(yàn)證算法的硬件系統(tǒng)優(yōu)化設(shè)計(jì)和驗(yàn)證。本文討論了該優(yōu)化設(shè)計(jì)的步驟和方法, 給出了較好

電子設(shè)計(jì)自動(dòng)化
2018-06-20

算法 FPGA
基于FPGA的SDRAM控制器設(shè)計(jì)

1 引言SDRAM的特點(diǎn)是大容量和高速度。其單片容量可達(dá)256Mb或更高，工作速度可達(dá)100～200MHz以上，但是其控制方式比EDO／FP DRAM復(fù)雜得多。目前，許多嵌入式設(shè)備的大容量存儲(chǔ)器都采用SDRAM來(lái)實(shí)現(xiàn)。在設(shè)計(jì)中采用SDRAM

電子設(shè)計(jì)自動(dòng)化
2018-06-20

控制器 sdram FPGA
一種基于FPGA的幀同步提取方法的研究(EP20K400EBC652

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個(gè)同步系統(tǒng)，以實(shí)現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡(jiǎn)單的接收系統(tǒng)框圖如圖１所示。本文介紹一種基于現(xiàn)場(chǎng)可編程門(mén)

電子設(shè)計(jì)自動(dòng)化
2018-06-20

方法 FPGA
一種基于FPGA的幀同步提取方法的研究

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個(gè)同步系統(tǒng)，以實(shí)現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個(gè)簡(jiǎn)單的接收系統(tǒng)框圖如圖１所示。本文介紹一種基于現(xiàn)場(chǎng)可編程門(mén)

電子設(shè)計(jì)自動(dòng)化
2018-06-20

方法 FPGA
FPGA協(xié)同處理的優(yōu)勢(shì)

Xilinx ESL計(jì)劃為傳統(tǒng)的DSP系統(tǒng)設(shè)計(jì)人員帶來(lái)功能強(qiáng)大的FPGA協(xié)處理器傳統(tǒng)的、基于通用DSP處理器并運(yùn)行由C語(yǔ)言開(kāi)發(fā)的算法的高性能DSP平臺(tái)，正在朝著使用FPGA預(yù)處理器和/或協(xié)處理器的方向發(fā)展。這一最新發(fā)展能夠?yàn)楫a(chǎn)品

電子設(shè)計(jì)自動(dòng)化
2018-06-20

優(yōu)勢(shì) FPGA
面向FPGA的ESL工具

邏輯設(shè)計(jì)領(lǐng)域正在發(fā)生根本變化。新一代設(shè)計(jì)工具幫助軟件開(kāi)發(fā)者將其算法表達(dá)直接轉(zhuǎn)換成硬件，而無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)。這些工具及相關(guān)設(shè)計(jì)方法學(xué)一起被歸類(lèi)為電子系統(tǒng)級(jí) (ESL) 設(shè)計(jì)，廣泛地指從比目前主流的寄存

電子設(shè)計(jì)自動(dòng)化
2018-06-20

工具 esl FPGA
基于 FPGA 的 MPEG

您是否曾想在您的 FPGA 設(shè)計(jì)中使用先進(jìn)的視頻壓縮技術(shù)，卻發(fā)現(xiàn)實(shí)現(xiàn)起來(lái)太過(guò)復(fù)雜？現(xiàn)在您無(wú)需成為一名視頻專家就能在您的系統(tǒng)中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。視頻

電子設(shè)計(jì)自動(dòng)化
2018-06-20

mpeg FPGA
設(shè)計(jì)工具是FPGA在SoC設(shè)計(jì)中繼續(xù)應(yīng)用的關(guān)鍵

對(duì)于大多數(shù)使用 FPGA的嵌入式系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)，基于微處理器核的 SoC 結(jié)構(gòu)正在成為主流。據(jù)調(diào)查，目前有五分之一的 FPGA 設(shè)計(jì)使用了軟處理器核，調(diào)查還發(fā)現(xiàn)大多數(shù) FPGA 設(shè)計(jì)人員希望今后都使用軟處理器核，并渴望使

電子設(shè)計(jì)自動(dòng)化
2018-06-20

關(guān)鍵工具 FPGA
FPGA成為替代ASIC的最佳選擇

多年來(lái)，Xilinx公司的可編程邏輯技術(shù)始終扮演著ASIC替代解決方案的角色。過(guò)去十多年來(lái)，每次當(dāng)ASIC技術(shù)實(shí)現(xiàn)摩爾定律的預(yù)期，Xilinx FPGA和CPLD都迅速填補(bǔ)了由此而留下的間隙。最近，有些ASIC制造商推出了稱為結(jié)構(gòu)化A

電子設(shè)計(jì)自動(dòng)化
2018-06-20

asic 最佳選擇 FPGA

首頁(yè) 上一頁(yè) 83 84 85 86 87 88 89 90 91 92 下一頁(yè) 尾頁(yè)

雪山飛狐D
yygdzjs
mxt93r
sunspnet
eagle0
fastar01
lidahai123456
linxi6414
zw60606019
wyaj
whuhustwit
bjstar
lydzzhx
森與海巷
shaoye7031
zhangcw321
j543211
jasom.D
yanhaijian
yuguangkuo

FPGA

基于FPGA的高速PCB的設(shè)計(jì)

基于DSP的H.264編碼器的電路設(shè)計(jì)

FPGA/DSP技術(shù)的1553B飛機(jī)總線系統(tǒng)通訊軟件的設(shè)計(jì)

基于FPGA的多DSP紅外實(shí)時(shí)圖像處理系統(tǒng)電路設(shè)計(jì)

基于FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

Linux基礎(chǔ)架構(gòu)在晶心平臺(tái)上的移植研究

分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)框圖、硬件原理

用FPGA技術(shù)實(shí)現(xiàn)某新型通信設(shè)備中PCM碼流處理

LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器優(yōu)勢(shì)詳解

基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計(jì)

基于Altera FPGA的軟硬件協(xié)同仿真

基于FPGA的HMAC_SHA1_96算法設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的SDRAM控制器設(shè)計(jì)

一種基于FPGA的幀同步提取方法的研究(EP20K400EBC652

一種基于FPGA的幀同步提取方法的研究

FPGA協(xié)同處理的優(yōu)勢(shì)

面向FPGA的ESL工具

基于 FPGA 的 MPEG

設(shè)計(jì)工具是FPGA在SoC設(shè)計(jì)中繼續(xù)應(yīng)用的關(guān)鍵

FPGA成為替代ASIC的最佳選擇

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(412人)

熱門(mén)活動(dòng)

課程視頻