
本作品將要實(shí)現(xiàn)一個(gè)串口服務(wù)器,它有2個(gè)串口,每個(gè)串口可以連接一個(gè)需要服務(wù)的對(duì)象,比如門禁,消防,火警,馬達(dá),燈光,空氣等各樣需要監(jiān)測(cè)的終端。為了便于實(shí)現(xiàn)和演示,我們采用的監(jiān)測(cè)終端為燈光,微型電機(jī),溫度和紅外開關(guān)。將這些數(shù)據(jù)通過(guò)終端微控制器(單片機(jī)等)采集后通過(guò)RS232傳送給串口服務(wù)器轉(zhuǎn)換為IP數(shù)據(jù)包,通過(guò)以太網(wǎng)發(fā)送到網(wǎng)絡(luò)上。
本文所設(shè)計(jì)的數(shù)據(jù)存儲(chǔ)器能夠?qū)崿F(xiàn)高速圖像數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)及轉(zhuǎn)發(fā),碼率可達(dá)40 Mbyte/s,具有高寫入帶寬和工作穩(wěn)定、可靠的特點(diǎn)。本設(shè)計(jì)已在相關(guān)項(xiàng)目中得到應(yīng)用,工作性能良好,具有一定的參考價(jià)值。
盡管ISE 10.x設(shè)計(jì)工具提供了功能強(qiáng)大的智能化綜合及實(shí)現(xiàn)等模塊,但在對(duì)邏輯進(jìn)行高級(jí)設(shè)計(jì)的過(guò)程中仍然需要采用手動(dòng)布局布線的方式才能達(dá)到?jīng)]計(jì)要求。FPGA Editor 工具為設(shè)計(jì)者提供豐富的FPGA底層編輯功能,主要體現(xiàn)在
在Place & Route布局布線流程中雙擊【View/Edit Routed Design(FPGA Editor)】選項(xiàng),出現(xiàn)圖1所示的界面。在布局布線流程中運(yùn)行底層編輯器與映射(Map)流程中執(zhí)行的結(jié)果是有區(qū)別的,其中包含所有布線的詳細(xì)信息。
在執(zhí)行這些操作前,一定要先保存.NCD和NCF文件。因?yàn)槿魏蔚讓泳庉嬈鞯牟僮鞫紩?huì)修改這些文件,一旦修改有誤,將無(wú)法恢復(fù)原始設(shè)計(jì),造成不必要的損失。 ■移動(dòng)邏輯資源;在底層編輯器中可以將一個(gè)邏輯單元(塊)中的任
本項(xiàng)目目的在于,基于目前現(xiàn)有的嵌入式部件的安全功能(Spartan-3A的Device DNA和中興TCM芯片),提供一個(gè)保證嵌入式系統(tǒng)程序完整性的設(shè)計(jì)方案。于此同時(shí),參照可信計(jì)算規(guī)范標(biāo)準(zhǔn),為嵌入式系統(tǒng)打造一個(gè)可信根,為之后的可信鏈的建立及嵌入式可信平臺(tái)的構(gòu)造提供必要的條件
本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA),并通過(guò)高密計(jì)算返回安全認(rèn)證碼,通過(guò)安全認(rèn)證碼與密匙校驗(yàn),為用戶解決高密數(shù)據(jù)存儲(chǔ)、身份認(rèn)證等很多安全問題,這將為軟件版權(quán)的保護(hù)提供有效的途徑。
針對(duì)數(shù)字量變換器性能參數(shù)的測(cè)試工作,以FPGA為控制核心,開展數(shù)字量變換器測(cè)試系統(tǒng)的設(shè)計(jì)和研究,并給出系統(tǒng)各模塊的具體設(shè)計(jì)方法;系統(tǒng)通過(guò)USB實(shí)現(xiàn)與計(jì)算機(jī)的通信,能夠產(chǎn)生計(jì)算機(jī)字信號(hào)及相應(yīng)移
在FPGA設(shè)計(jì)中,內(nèi)部的FIFO設(shè)計(jì)是 個(gè)不可或缺的內(nèi)容,其設(shè)計(jì)的質(zhì)師會(huì)直接影響FPGA的邏輯容量和時(shí)序。在Xilinx中的某些高端器件是內(nèi)置的FIFO控制器,在coregen中可以直接產(chǎn)生這的硬FIFO控制器, 強(qiáng)烈建議能夠使用硬的H
測(cè)量領(lǐng)域以及儀表儀器領(lǐng)域中,對(duì)數(shù)字信號(hào)的測(cè)量主要便是對(duì)其信號(hào)脈沖寬度進(jìn)行測(cè)量。目前使用最多的方式便是脈沖計(jì)數(shù)的方式,即通過(guò)高頻時(shí)鐘脈沖在待測(cè)信號(hào)的低電平處或者高電平處進(jìn)行計(jì)數(shù),然后依照
只有成功配置可編程邏輯器件FPGA之后,器件才能正常工作。Xilinx FPGA的配置有3種模式,分別為并行(SelectMap)、串行(Serial)和邊界掃描(Boundary Scan)模式。當(dāng)然Virtex-5和Spartan-3E/3A的器件有更多的配置模式,
在Xilinx新一代的FPGA中增加了SPI和BPI配置模式,好處是成本低、設(shè)計(jì)者選擇余地大及配置方便等優(yōu)點(diǎn)。例如,Spartan-3E器件支持多種Vendor(生產(chǎn)商)提供的SPI和BPIFlash產(chǎn)品。對(duì)于SPI Flash器件可以通過(guò)Xilinx的Cable-
Xilinx的FPGA器件配置流程共有4個(gè)階段,每個(gè)階段分別執(zhí)行不同的命令和操作。這4個(gè)階段分別為配置存儲(chǔ)器清除、初始化、裝入配置數(shù)據(jù)和啟動(dòng)器件,下面以Spartan-3的加載為例說(shuō)明這個(gè)過(guò)程。 (1)配置存儲(chǔ)器清除階段(如圖
在配置FPGA器件時(shí)的常見問題及其解決方法。 (1)當(dāng)模式改變后,同時(shí)需要修改產(chǎn)生位流文件中的配置時(shí)鐘的屬性為CCLK或JTAGClock,否則無(wú)法配置。 (2)DONE狀態(tài)腳始終為低解決方法:檢查該引腳的負(fù)載是否太重,選擇合適的
運(yùn)動(dòng)控制技術(shù)是推動(dòng)新的技術(shù)革命和新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù),高速、高精度始終是運(yùn)動(dòng)控制技術(shù)追求的目標(biāo)。運(yùn)動(dòng)控制技術(shù)能夠快速發(fā)展主要得益于計(jì)算機(jī)、高速數(shù)字處理器(DSP)、自動(dòng)控制、網(wǎng)絡(luò)技術(shù)的發(fā)展,不僅應(yīng)用于數(shù)控機(jī)床、工業(yè)機(jī)器人、輕工、紡織、化工、冶金等傳統(tǒng)行業(yè),還在國(guó)防、航空航天等多個(gè)領(lǐng)域得到廣泛應(yīng)用。
嵌入式FPGA(eFPGA)是指將一個(gè)或多個(gè)FPGA以IP的形式嵌入ASIC,ASSP或SoC等芯片中。換句話說(shuō),eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu),由可編程互連中的可編程邏輯組成,通常表現(xiàn)為矩形陣列,數(shù)據(jù)輸入和輸出位于邊緣周圍。 eFPGA通常具有數(shù)百或數(shù)千個(gè)輸入和輸出,可連接到總線、數(shù)據(jù)路徑、控制路徑、GPIO、PHY或任何需要的器件。
傳統(tǒng)智能小車,特別是嵌入式系統(tǒng),一般都是基于單片機(jī)或者ARM的嵌入式系統(tǒng),基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的,硬件系統(tǒng)方面,跟傳統(tǒng)的搭建硬件環(huán)境一樣,只能做相對(duì)裁剪和功能拓展,但是,本項(xiàng)目的課題是通過(guò)xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境,從最小系統(tǒng)到IP核的添加,都是根據(jù)需要進(jìn)行拓展的,實(shí)現(xiàn)一對(duì)一的拓展,不浪費(fèi)資源,而且基于F
高級(jí)加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用(諸如嵌入式系統(tǒng)中的應(yīng)用等)中日漸流行的密碼規(guī)范。
多個(gè)平臺(tái)中的每一個(gè)都針對(duì)特定的應(yīng)用領(lǐng)域進(jìn)行了優(yōu)化,將系統(tǒng)成本降到了最低。 (1) Spartan-3A平臺(tái):針對(duì)I/O進(jìn)行了優(yōu)化。 針對(duì)那些I/O數(shù)和性能比邏輯密度更重要的應(yīng)用,特別適用于橋接、差分信號(hào)和存儲(chǔ)器接口這些需要
非易失陛安全FPGA實(shí)現(xiàn)最高系統(tǒng)集成,Spartan-3AN平臺(tái)針對(duì)要求非易矢性系統(tǒng)集成、安全性或大型用戶Flash的應(yīng)用. (1) SRAM FPGA和Flash技術(shù)突破性的強(qiáng)強(qiáng)結(jié)合。 (2) 無(wú)與倫比的Flash可靠性,加上此前只自SRAM FPGA才具備