日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]在Altium Designer Summer 09安裝目錄之下的Library......

在Altium Designer Summer 09安裝目錄之下的Library:

D:\Program Files (x86)\Altium Designer Summer 09\Library

建立一個(gè)用戶(hù)自己的文件夾——用于放置集成庫(kù)。

具體步驟:

第一步新建集成庫(kù)

單擊菜單【File】——【New】——【Project】——【Integrated Library】即可新建一個(gè)集成庫(kù)。

第二步新建原理圖庫(kù)

單擊菜單【File】——【New】——【Library】——【Schematic Library】即可新建一個(gè)原理圖庫(kù)。

第三步新建PCB庫(kù)

單擊菜單【File】——【New】——【Library】——【Pcb ibrary】即可新建一個(gè)PCB庫(kù)。

編輯結(jié)束自己的Schematic Library、Pcb ibrary之后,分別保存于上面目錄之下的文件夾之下。Integrated Library也是如此。在這個(gè)過(guò)程中,

遇到的問(wèn)題是:

D:\Program Files (x86)\Altium Designer Summer 09\Library\SunnyLib目錄下的集成庫(kù):Sunny_Integrated_Library,在Altium Designer Summer 09 庫(kù)面板添加時(shí),ERROR 無(wú)法正常添加。

解決的辦法是:

 


 

點(diǎn)擊:第一個(gè)或是第二個(gè)。

在Projects面板內(nèi)選中要編譯的庫(kù),右鍵,單擊在其菜單內(nèi)選擇Compile Document***庫(kù)名***即可開(kāi)始編譯,錯(cuò)誤會(huì)信息將在Messages框內(nèi)自動(dòng)彈出,無(wú)錯(cuò)誤會(huì)信息時(shí)將不會(huì)彈出Messages信息框。

小注:如果是編譯原理圖封裝庫(kù)和PCB封裝庫(kù),系統(tǒng)會(huì)自動(dòng)添加在Libraries面板內(nèi),庫(kù)可以直接調(diào)用了。

建議:還是直接編譯集成庫(kù)Integrated Library,這樣在原來(lái)的目錄下,sunnylib文件夾下會(huì)多出一個(gè)文件夾Project Outputs for Sunny_Integrated_Library,其中Sunny_Integrated_Library這個(gè)集成庫(kù)可以手動(dòng)添加在Libraries面板內(nèi)。

2.

打開(kāi)Sunnylib,選中一個(gè)比如:電容

 


 

點(diǎn)擊——右下角的add footprint ——browse,選中要的封裝,可以添加多個(gè)PCB封裝。

小注:

如何修改原理圖庫(kù)中元件以及封轉(zhuǎn)類(lèi)型、封裝庫(kù)元件——使其可以更新、有效、保存

方法:打開(kāi)D:\Program Files (x86)\Altium Designer Summer 09\Library\SunnyLib 目錄下的集成庫(kù):Sunny_Integrated_Library,打開(kāi)其原理圖庫(kù),做自己想要做的修改,或是打開(kāi)封轉(zhuǎn)庫(kù)修改,

 


 

點(diǎn)擊:第一個(gè)或是第二個(gè)。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

在芯片設(shè)計(jì)流程中,電子設(shè)計(jì)自動(dòng)化(EDA)工具承擔(dān)著關(guān)鍵角色。隨著工藝節(jié)點(diǎn)向3/nm以下推進(jìn),傳統(tǒng)EDA算法在處理復(fù)雜設(shè)計(jì)時(shí)面臨計(jì)算效率與精度瓶頸。近年來(lái),機(jī)器學(xué)習(xí)(ML)技術(shù)為EDA領(lǐng)域帶來(lái)新突破,尤其在布線擁堵預(yù)測(cè)與...

關(guān)鍵字: AI EDA 機(jī)器學(xué)習(xí)

Altium Develop秉承“植根中國(guó),服務(wù)中國(guó)”的開(kāi)發(fā)理念,并在中國(guó)本地部署運(yùn)行,是面向中國(guó)電子產(chǎn)業(yè)生態(tài)打造的云端協(xié)同研發(fā)平臺(tái),旨在連接設(shè)計(jì)、供應(yīng)鏈與制造環(huán)節(jié),推動(dòng)更加高效、互聯(lián)的電子研發(fā)協(xié)作模式。

關(guān)鍵字: EDA 芯片 半導(dǎo)體

2026年3月18日——中國(guó)數(shù)字EDA/IP龍頭企業(yè)上海合見(jiàn)工業(yè)軟件集團(tuán)股份有限公司(簡(jiǎn)稱(chēng)“合見(jiàn)工軟”)正式發(fā)布第二代數(shù)字設(shè)計(jì)AI智能平臺(tái)——智能體UniVista Design Agent (UDA) 2.0?。此次升...

關(guān)鍵字: AgenticAI EDA 合見(jiàn)工軟 UDA2.0 芯片設(shè)計(jì)

2026年2月13日,中國(guó) ——服務(wù)多重電子應(yīng)用領(lǐng)域、全球排名前列的半導(dǎo)體公司意法半導(dǎo)體 (STMicroelectronics,簡(jiǎn)稱(chēng)ST;紐約證券交易所代碼:STM) 近日宣布與亞馬遜云計(jì)算服務(wù)(AWS)拓展戰(zhàn)略協(xié)作,...

關(guān)鍵字: AI 數(shù)據(jù)中心 EDA

香港2026年2月2日 /美通社/ -- 全球領(lǐng)先的互聯(lián)網(wǎng)社區(qū)創(chuàng)建者 - 網(wǎng)龍網(wǎng)絡(luò)控股有限公司 ("網(wǎng)龍"或"本公司",香港...

關(guān)鍵字: AI BSP EDA 網(wǎng)絡(luò)游戲

在集成電路設(shè)計(jì)(EDA)領(lǐng)域,團(tuán)隊(duì)協(xié)作面臨設(shè)計(jì)文件龐大、版本迭代頻繁、依賴(lài)關(guān)系復(fù)雜等挑戰(zhàn)。傳統(tǒng)基于共享文件夾或本地備份的協(xié)作方式易導(dǎo)致文件沖突、歷史丟失等問(wèn)題。Git作為分布式版本控制系統(tǒng),結(jié)合EDA工具特性進(jìn)行定制化配...

關(guān)鍵字: EDA 集成電路

在電子設(shè)計(jì)自動(dòng)化(EDA)領(lǐng)域,庫(kù)文件管理是連接設(shè)計(jì)創(chuàng)意與工程落地的核心紐帶。從元件符號(hào)的精準(zhǔn)建模到工藝庫(kù)的版本迭代,高效管理策略不僅能提升設(shè)計(jì)效率,更能避免因數(shù)據(jù)不一致導(dǎo)致的生產(chǎn)事故。本文將從符號(hào)創(chuàng)建規(guī)范、工藝庫(kù)版本控...

關(guān)鍵字: EDA 電子設(shè)計(jì)自動(dòng)化

在數(shù)字集成電路設(shè)計(jì)中,EDA約束文件是連接設(shè)計(jì)意圖與物理實(shí)現(xiàn)的橋梁。其中,Synopsys Design Constraints(SDC)作為行業(yè)標(biāo)準(zhǔn)格式,通過(guò)精確描述時(shí)鐘行為、路徑延遲和物理規(guī)則,指導(dǎo)綜合、布局布線及時(shí)...

關(guān)鍵字: EDA SDC語(yǔ)法

在SoC設(shè)計(jì)復(fù)雜度指數(shù)級(jí)增長(zhǎng)的背景下,傳統(tǒng)數(shù)字仿真與模擬仿真分離的驗(yàn)證模式已難以滿(mǎn)足需求?;旌闲盘?hào)協(xié)同仿真通過(guò)打破數(shù)字-模擬邊界,結(jié)合智能覆蓋率驅(qū)動(dòng)技術(shù),成為提升驗(yàn)證效率的關(guān)鍵路徑。本文提出"協(xié)同仿真框架+動(dòng)態(tài)覆蓋率優(yōu)化...

關(guān)鍵字: EDA SoC設(shè)計(jì)

在先進(jìn)制程(7nm及以下)芯片設(shè)計(jì)中,版圖驗(yàn)證的復(fù)雜度呈指數(shù)級(jí)增長(zhǎng)。通過(guò)自動(dòng)化腳本實(shí)現(xiàn)DRC(設(shè)計(jì)規(guī)則檢查)和LVS(版圖與電路圖一致性檢查)的批處理執(zhí)行,可將驗(yàn)證周期從數(shù)天縮短至數(shù)小時(shí)。本文以Cadence Virtu...

關(guān)鍵字: EDA DRC/LVS腳本
關(guān)閉