-
延遲和錯誤率令固態(tài)硬盤前景蒙上陰影
加州大學和微軟的研究發(fā)現(xiàn)，隨著芯片尺寸縮小，NAND Flash記憶體會出現(xiàn)顯著的性能退化。當電路尺寸從今天的25nm縮小到6.5nm，SSD的延遲會增加一倍。加州大學的研究生Laura Grupp說，他們測試了7家SSD供應商的45種不同
-
力旺加速布局65/55nm制程 攻高階CE市場
力旺電子(eMemory)日前宣布，其單次可程序(one time programmable, OTP)內(nèi)存技術已于一線晶圓代工廠65納米制程平臺通過可靠度驗證，進入量產(chǎn)階段；另外，多次可程序(multiple times programmable, MTP)內(nèi)存技術則同步
-
力旺加速布局65/55nm制程 攻高階CE市場
力旺電子(eMemory)日前宣布，其單次可程序(one time programmable, OTP)內(nèi)存技術已于一線晶圓代工廠65納米制程平臺通過可靠度驗證，進入量產(chǎn)階段;另外，多次可程序(multiple times programmable, MTP)內(nèi)存技術則同步
-
55nm創(chuàng)新工藝震動消費類終端ASIC設計服務市場
近日，在西安舉辦的2011中國半導體行業(yè)協(xié)會集成電路設計分會年會上，富士通半導體宣布其ASIC/COT業(yè)務部將在明年陸續(xù)推出兩套創(chuàng)新的55nm標準單元，可幫助中國便攜消費類終端IC設計公司以65nm的成本水平實現(xiàn)功耗大幅降
-
55nm創(chuàng)新工藝震動消費類終端ASIC設計服務市場
兼容65nm IP、功耗大幅降低堪比40nm，富士通半導體ASIC/COT業(yè)務部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費終端ASIC設計意義重大。近日，在西安舉辦的2011中國半導體行業(yè)協(xié)會集成電路
-
55nm創(chuàng)新工藝震動消費類終端ASIC設計服務市場
兼容65nm IP、功耗大幅降低堪比40nm，富士通半導體ASIC/COT業(yè)務部明年將推出兩套創(chuàng)新的55nm工藝模型，對成本、上市時間和功耗極其敏感的消費終端ASIC設計意義重大。近日，在西安舉辦的2011中國半導體行業(yè)協(xié)會集成電路
-
世界最小！爾必達已量產(chǎn)25nm內(nèi)存芯片
近日如同計劃中的一樣，日本企業(yè)爾必達成功在七月份完成了25nm內(nèi)存顆粒產(chǎn)品的生產(chǎn)。它們也因此生產(chǎn)出了世界上最小的DDR3芯片，2Gb 1866MHz頻率的顆粒，電壓為1.35V或1.5V。 爾必達表示，2Gb 25nm內(nèi)存芯片要比當
-
很炫改裝Golf R酷裝登場
Siemoneit Racing近日發(fā)布了一套針對大眾高爾夫R開發(fā)的全新性能增強套件。為了讓高爾夫R擁有更為強大的運動性，他們?yōu)槠涓鼡Q了全新的進氣(449歐元)，重新制定的ECU和一副不銹鋼運動排氣系統(tǒng)。得益于此，該車引擎輸出
-
NVIDIA遭遇滑鐵盧 Intel 48億發(fā)展15nm
據(jù)國外媒體報道，Intel計劃將對以色列南部的芯片制造廠Fab 28進行技術改造，目前正向當?shù)卣暾埐糠盅a貼。 以色列工業(yè)和貿(mào)易部表示，Intel將投資48億美元對Fab 28制造廠進行技術改造以進行15nm制程芯片的生產(chǎn)工作
-
IBM晶圓篩選技術可降低15%生產(chǎn)成本
加州大學洛杉磯分校(UCLA)成立的半導體研究公司(Semiconductor Research Corp.)，最近提出一種新的芯片制程篩選技術，據(jù)稱可降低15%的芯片生產(chǎn)成本，并將每芯片收益提升最多達12%。 目前，這種新的篩選技術正由
-
IBM晶圓篩選技術降低15%晶片生產(chǎn)成本
加州大學洛杉磯分校(UCLA)成立的半導體研究公司(Semiconductor Research Corp.)，最近提出一種新的晶片制程篩選技術，據(jù)稱可降低15%的晶片生產(chǎn)成本，并將每晶片收益提升最多達12%。 目前，這種新的篩選技術正由IBM公
-
爾必達投資800億日元應對DRAM 50％/年的需求增長
日本爾必達存儲器正致力于通過小額設備投資實現(xiàn)大幅增產(chǎn)的“高明投資”方式。該公司預計2011財年（2011年4月～2012年3月）的DRAM需求增幅將達到50％/年，但卻打算以較上財年減少30％的設備投資額（800億日元）來應對
-
爾必達投資800億日元應對DRAM 50％/年的需求增長
日本爾必達存儲器正致力于通過小額設備投資實現(xiàn)大幅增產(chǎn)的“高明投資”方式。該公司預計2011財年（2011年4月～2012年3月）的DRAM需求增幅將達到50％/年，但卻打算以較上財年減少30％的設備投資額（800億日
-
Calibre方案助力上海華力65/45nm工藝研發(fā)生產(chǎn)
明導國際日前宣布，由中國政府、上海聯(lián)創(chuàng)投資管理有限公司、上海華虹（集團）有限公司、上海宏力半導體制造有限公司以及上海華虹NEC電子有限公司等合資成立的晶圓代工企業(yè)上海華力微電子有限公司采用了Calibre RET和
-
泰鼎機頂盒SoC被選用于下一代廣播電視試部署
機頂盒和電視半導體解決方案領先供應商泰鼎微系統(tǒng)(NASDAQ: TRID)日前宣布，其機頂盒片上系統(tǒng) (SoC) 將驅(qū)動中國下一代廣播電視 (Next Generation Broadcasting, NGB) 首批部署試點之一。這再次印證了泰鼎致力于把最
-
Calibre方案助力上海華力65/45nm工藝研發(fā)生產(chǎn)
明導國際日前宣布，由中國政府、上海聯(lián)創(chuàng)投資管理有限公司、上海華虹（集團）有限公司、上海宏力半導體制造有限公司以及上海華虹NEC電子有限公司等合資成立的晶圓代工企業(yè)上海華力微電子有限公司采用了Calibre RET和
-
銳迪科微電子與中芯國際達成高端 55nm 量產(chǎn)里程碑
上海和新竹2011年3月9日電 /美通社亞洲/ -- 銳迪科微電子（Nasdaq：RDA），中國最領先的射頻 IC公司，與中芯國際集成電路制造有限公司（“中芯國際”，紐約證券交易所：SMI 和香港聯(lián)交所：0981.HK）今天共同宣布銳
-
銳迪科RDA5802N芯片采用中芯國際達55nm低漏電工藝平臺
銳迪科微電子中國射頻IC公司與中芯國際集成電路制造有限公司(“中芯國際”)日前共同宣布銳迪科RDA5802N調(diào)頻接收器(RF Receiver)芯片，一個采用中芯國際的55納米低漏電(LL)工藝平臺以及寅通科技IP解決方案的產(chǎn)品已于日
-
半導體技術評析：通向14nm、5nm節(jié)點的挑戰(zhàn)
當半導體業(yè)準備進入14/15nm節(jié)點時，將面臨眾多的技術挑戰(zhàn) 對于邏輯電路，STMicro的ThomasSkotnicki認為傳統(tǒng)的CMOS制造工藝方法己不再適用。因為當器件的尺寸持續(xù)縮小時，由于己達極限許多缺陷顯現(xiàn)。按IBM技術經(jīng)理
-
半導體技術評析：通向14nm、5nm節(jié)點的挑戰(zhàn)
當半導體業(yè)準備進入14/15nm節(jié)點時，將面臨眾多的技術挑戰(zhàn)對于邏輯電路，STMicro的Thomas Skotnicki認為傳統(tǒng)的CMOS制造工藝方法己不再適用。因為當器件的尺寸持續(xù)縮小時，由于己達極限許多缺陷顯現(xiàn)。按IBM技術經(jīng)理Muk
