中國，北京 - 2021年11月23日-智能系統(tǒng)連接解決方案的先驅(qū) Astera Labs 今日宣布為 Compute Express Link (CXL) 1.1/2.0 互連推出全新 Leo Memory Accelerator Platform，該平臺(tái)可為處理器、工作負(fù)載加速器和智能 I/O 設(shè)備實(shí)現(xiàn)強(qiáng)大的分解內(nèi)存池化和擴(kuò)展。Leo 解決了處理器的內(nèi)存帶寬瓶頸和容量限制，同時(shí)提供了對(duì)大規(guī)模企業(yè)和云服務(wù)器部署來說至關(guān)重要的內(nèi)置機(jī)群管理(Fleet Management)和深度診斷功能。

Astera labs 首席執(zhí)行官 Jitendra Mohan 表示：“CXL 是超大規(guī)模數(shù)據(jù)中心的真正顛覆者，提供內(nèi)存擴(kuò)展和池化功能，可為以數(shù)據(jù)為中心的可組合計(jì)算基礎(chǔ)架構(gòu)新時(shí)代提供支持。我們與領(lǐng)先的處理器供應(yīng)商、系統(tǒng) OEM 和戰(zhàn)略云客戶同步開發(fā)了 Leo SoC 平臺(tái)，以推出下一代內(nèi)存互連解決方案。”

CXL 是一個(gè)基礎(chǔ)標(biāo)準(zhǔn)，并已證實(shí)是實(shí)現(xiàn)云端人工智能愿景的關(guān)鍵推動(dòng)因素。Astera Labs 為這項(xiàng)激動(dòng)人心的技術(shù)做出了驕人貢獻(xiàn)，并且正在與業(yè)界主要領(lǐng)導(dǎo)者合作開發(fā) CXL 技術(shù)，以加快強(qiáng)大生態(tài)系統(tǒng)的開發(fā)和部署。

Intel 技術(shù)計(jì)劃總監(jiān) Jim Pappas 表示：“CXL 的推出為在 CPU 與加速器之間建立統(tǒng)一且連貫的內(nèi)存空間奠定了重要能力基礎(chǔ)，這一創(chuàng)新將徹底改變未來幾年數(shù)據(jù)中心服務(wù)器架構(gòu)的構(gòu)建方式。Astera Labs 的 Leo CXL Memory Accelerator Platform 是 Intel 生態(tài)系統(tǒng)在主機(jī)與附屬設(shè)備之間實(shí)現(xiàn)共享內(nèi)存空間的一個(gè)重要推動(dòng)因素。”

作為業(yè)界首個(gè)實(shí)施 CXL.memory (CXL.mem) 協(xié)議的 CXL SoC 解決方案，Leo CXL Memory Accelerator Platform 支持 CPU 訪問并管理 CXL 附加的 DRAM 和持久內(nèi)存，從而能夠在不影響性能的情況下大規(guī)模高效利用集中式內(nèi)存資源。

AMD 客戶兼容性總監(jiān) Michael Hall 表示：“AMD 認(rèn)識(shí)到 CXL 為異構(gòu)計(jì)算帶來的巨大價(jià)值，可通過資源分解來滿足行業(yè)對(duì)增加計(jì)算容量和加快數(shù)據(jù)處理的需求。像 Astera Labs 的 Leo Memory Accelerator Platform 之類的解決方案對(duì)于在 AMD 處理器、加速器和內(nèi)存擴(kuò)展之間實(shí)現(xiàn)更緊密的耦合來說至關(guān)重要。”

由 IC 和硬件組成的 Leo Platform 將整體內(nèi)存帶寬提高了 32 GT/s/Lane，容量提高多達(dá) 2TB，同時(shí)保持超低延遲，并提供服務(wù)器級(jí)別的 RAS 功能，以實(shí)現(xiàn)強(qiáng)大而可靠的云規(guī)模操作。

Arm 戰(zhàn)略細(xì)分市場(chǎng)高級(jí)總監(jiān) John DaCosta 表示:“為了繼續(xù)推動(dòng)異構(gòu)計(jì)算的快速增長，我們需要消除一些障礙，比如跨一般企業(yè)、超大規(guī)模企業(yè)、存儲(chǔ)和加速器應(yīng)用來擴(kuò)展內(nèi)存和實(shí)現(xiàn)高速互連的成本。Arm 認(rèn)為 CXL 是該領(lǐng)域的重要推動(dòng)力，Astera Labs 的新平臺(tái)有助于利用基于 Arm® 的技術(shù)來解決云和邊緣計(jì)算數(shù)據(jù)中心的這些需求?！?

Astera Labs 憑借其無與倫比的 CXL 連接專業(yè)知識(shí)以及對(duì)無縫生態(tài)系統(tǒng)互操作性的關(guān)注，繼續(xù)推動(dòng)下一波超大規(guī)模的數(shù)據(jù)中心創(chuàng)新。

CXL Consortium 總裁 Barry McAuliffe 表示:“Astera Labs 一直是 CXL Consortium 的重要成員，在實(shí)現(xiàn)異構(gòu)計(jì)算架構(gòu)的連接方面貢獻(xiàn)了自己的專長。我們很高興看到 Astera Labs 推出其首個(gè) CXL 內(nèi)存擴(kuò)展和池化解決方案，為快速擴(kuò)展的 CXL 生態(tài)系統(tǒng)提供支持。”

基于在 Aries CXL Smart Retimers 上取得的成功，Leo CXL Memory Accelerator Platform 擴(kuò)展了 Astera Labs 的解決方案系列，釋放了 CXL 互連的真正潛力。公司的突破性解決方案組合現(xiàn)在包含多個(gè)優(yōu)秀產(chǎn)品系列，可為基于復(fù)雜異構(gòu)計(jì)算架構(gòu)和可組合分解拓?fù)洳⒁詳?shù)據(jù)為中心的現(xiàn)代系統(tǒng)建立連接。